Задержка сумматора с пропуском переноса Решение

ШАГ 0: Сводка предварительного расчета
Используемая формула
Задержка сумматора переноса-пропуска = Задержка распространения+2*(N-вход И ворота-1)*Задержка логического элемента И-ИЛИ+(K-вход И ворота-1)*Задержка мультиплексора+Задержка исключающего ИЛИ
Tskip = tpg+2*(n-1)*Tao+(K-1)*tmux+Txor
В этой формуле используются 7 Переменные
Используемые переменные
Задержка сумматора переноса-пропуска - (Измеряется в Второй) - Задержка сумматора с пропуском переноса. Критический путь CPA, рассмотренный до сих пор, включает в себя вентиль или транзистор для каждого бита сумматора, что может быть медленным для больших сумматоров.
Задержка распространения - (Измеряется в Второй) - Задержка распространения обычно относится к времени нарастания или времени спада в логических элементах. Это время, необходимое логическому элементу для изменения своего выходного состояния в зависимости от изменения входного состояния.
N-вход И ворота - N-входной логический элемент И определяется как количество входов в логическом элементе И для желаемого выхода.
Задержка логического элемента И-ИЛИ - (Измеряется в Второй) - Задержка вентиля И-ИЛИ в серой ячейке определяется как задержка времени вычислений в вентиле И/ИЛИ, когда через него проходит логика.
K-вход И ворота - K-вход И логический элемент определяется как k-й вход в логический элемент И среди логических элементов.
Задержка мультиплексора - (Измеряется в Второй) - Задержка мультиплексора — это задержка распространения мультиплексора. Он имеет минимальное количество PMO и NMO, минимальную задержку и минимальное рассеивание мощности.
Задержка исключающего ИЛИ - (Измеряется в Второй) - Задержка XOR — это задержка распространения вентиля XOR.
ШАГ 1. Преобразование входов в базовый блок
Задержка распространения: 8.01 Наносекунда --> 8.01E-09 Второй (Проверьте преобразование ​здесь)
N-вход И ворота: 2 --> Конверсия не требуется
Задержка логического элемента И-ИЛИ: 2.05 Наносекунда --> 2.05E-09 Второй (Проверьте преобразование ​здесь)
K-вход И ворота: 7 --> Конверсия не требуется
Задержка мультиплексора: 3.45 Наносекунда --> 3.45E-09 Второй (Проверьте преобразование ​здесь)
Задержка исключающего ИЛИ: 1.49 Наносекунда --> 1.49E-09 Второй (Проверьте преобразование ​здесь)
ШАГ 2: Оцените формулу
Подстановка входных значений в формулу
Tskip = tpg+2*(n-1)*Tao+(K-1)*tmux+Txor --> 8.01E-09+2*(2-1)*2.05E-09+(7-1)*3.45E-09+1.49E-09
Оценка ... ...
Tskip = 3.43E-08
ШАГ 3: Преобразуйте результат в единицу вывода
3.43E-08 Второй -->34.3 Наносекунда (Проверьте преобразование ​здесь)
ОКОНЧАТЕЛЬНЫЙ ОТВЕТ
34.3 Наносекунда <-- Задержка сумматора переноса-пропуска
(Расчет завершен через 00.004 секунд)

Кредиты

Creator Image
Сделано Шобхит Димри
Технологический институт Бипина Трипати Кумаон (BTKIT), Дварахат
Шобхит Димри создал этот калькулятор и еще 900+!
Verifier Image
Проверено Урви Ратод
Государственный инженерный колледж Вишвакармы (VGEC), Ахмадабад
Урви Ратод проверил этот калькулятор и еще 1900+!

Подсистема путей передачи данных массива Калькуляторы

Задержка «исключающее ИЛИ»
​ LaTeX ​ Идти Задержка исключающего ИЛИ = Время пульсации-(Задержка распространения+(Гейтс на критическом пути-1)*Задержка логического элемента И-ИЛИ)
Сумматор Carry-Ripple Adder, задержка критического пути
​ LaTeX ​ Идти Время пульсации = Задержка распространения+(Гейтс на критическом пути-1)*Задержка логического элемента И-ИЛИ+Задержка исключающего ИЛИ
Емкость заземления
​ LaTeX ​ Идти Емкость заземления = ((Агрессорное напряжение*Соседняя емкость)/Жертва напряжения)-Соседняя емкость
N-битный сумматор с пропуском переноса
​ LaTeX ​ Идти N-битный сумматор с переносом и пропуском = N-вход И ворота*K-вход И ворота

Задержка сумматора с пропуском переноса формула

​LaTeX ​Идти
Задержка сумматора переноса-пропуска = Задержка распространения+2*(N-вход И ворота-1)*Задержка логического элемента И-ИЛИ+(K-вход И ворота-1)*Задержка мультиплексора+Задержка исключающего ИЛИ
Tskip = tpg+2*(n-1)*Tao+(K-1)*tmux+Txor

Каково значение сумматора с пропуском переноса?

Сумматор с пропуском переноса — это реализация сумматора, которая улучшает задержку сумматора с неравномерным переносом с небольшими усилиями по сравнению с другими сумматорами. Улучшение задержки в наихудшем случае достигается за счет использования нескольких сумматоров с пропуском переноса для формирования сумматора с пропуском блока. В отличие от других быстрых сумматоров, производительность сумматора с пропуском переноса увеличивается только при некоторых комбинациях входных битов. Это означает, что улучшение скорости является только вероятностным.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!