Сумматор с пропуском переноса — это реализация сумматора, которая улучшает задержку сумматора с неравномерным переносом с небольшими усилиями по сравнению с другими сумматорами. Улучшение задержки в наихудшем случае достигается за счет использования нескольких сумматоров с пропуском переноса для формирования сумматора с пропуском блока. В отличие от других быстрых сумматоров, производительность сумматора с пропуском переноса увеличивается только при некоторых комбинациях входных битов. Это означает, что улучшение скорости является только вероятностным.