Porta NAND de tensão XOR Solução

ETAPA 0: Resumo de pré-cálculo
Fórmula Usada
Tensão XOR Nand Gate = (Capacitância 2*Tensão do Coletor Base)/(Capacitância 1+Capacitância 2)
Vx = (Cy*Vbc)/(Cx+Cy)
Esta fórmula usa 4 Variáveis
Variáveis Usadas
Tensão XOR Nand Gate - (Medido em Volt) - Tensão XOR Nand Gate é a tensão na direção x na porta NAND.
Capacitância 2 - (Medido em Farad) - A capacitância 2 é expressa como a razão entre a carga elétrica de cada condutor e a diferença de potencial (isto é, tensão) entre eles.
Tensão do Coletor Base - (Medido em Volt) - A tensão do coletor base é um parâmetro crucial na polarização do transistor. Refere-se à diferença de tensão entre os terminais base e coletor do transistor quando ele está em seu estado ativo.
Capacitância 1 - (Medido em Farad) - A capacitância 1 é expressa como a razão entre a carga elétrica de cada condutor e a diferença de potencial (isto é, tensão) entre eles.
ETAPA 1: Converter entrada (s) em unidade de base
Capacitância 2: 3.1 Milifarad --> 0.0031 Farad (Verifique a conversão ​aqui)
Tensão do Coletor Base: 2.02 Volt --> 2.02 Volt Nenhuma conversão necessária
Capacitância 1: 4 Milifarad --> 0.004 Farad (Verifique a conversão ​aqui)
ETAPA 2: Avalie a Fórmula
Substituindo valores de entrada na fórmula
Vx = (Cy*Vbc)/(Cx+Cy) --> (0.0031*2.02)/(0.004+0.0031)
Avaliando ... ...
Vx = 0.881971830985915
PASSO 3: Converta o Resultado em Unidade de Saída
0.881971830985915 Volt --> Nenhuma conversão necessária
RESPOSTA FINAL
0.881971830985915 0.881972 Volt <-- Tensão XOR Nand Gate
(Cálculo concluído em 00.004 segundos)

Créditos

Creator Image
Criado por Shobhit Dimri
Instituto de Tecnologia Bipin Tripathi Kumaon (BTKIT), Dwarahat
Shobhit Dimri criou esta calculadora e mais 900+ calculadoras!
Verifier Image
Verificado por Anshika Arya
Instituto Nacional de Tecnologia (NIT), Hamirpur
Anshika Arya verificou esta calculadora e mais 2500+ calculadoras!

Características de tempo CMOS Calculadoras

Tempo de abertura para entrada descendente
​ LaTeX ​ Vai Tempo de abertura para entrada descendente = Tempo de configuração em baixa lógica+Tempo de espera em High Logic
Tempo de configuração na lógica baixa
​ LaTeX ​ Vai Tempo de configuração em baixa lógica = Tempo de abertura para entrada descendente-Tempo de espera em High Logic
Tempo de abertura para entrada crescente
​ LaTeX ​ Vai Tempo de abertura para entrada crescente = Tempo de configuração em High Logic+Tempo de espera em baixa lógica
Tempo de Configuração em Alta Lógica
​ LaTeX ​ Vai Tempo de configuração em High Logic = Tempo de abertura para entrada crescente-Tempo de espera em baixa lógica

Porta NAND de tensão XOR Fórmula

​LaTeX ​Vai
Tensão XOR Nand Gate = (Capacitância 2*Tensão do Coletor Base)/(Capacitância 1+Capacitância 2)
Vx = (Cy*Vbc)/(Cx+Cy)

Explique as consequências do compartilhamento de carga.

Portões dinâmicos estão sujeitos a problemas com o compartilhamento de carga. O compartilhamento de carga é mais sério quando a saída está levemente carregada e a capacitância interna é grande. Por exemplo, portas NAND dinâmicas de 4 entradas e portas AOI complexas podem compartilhar carga entre vários nós. Se o ruído de compartilhamento de carga for pequeno, o guardião eventualmente restaurará a saída dinâmica para VDD. No entanto, se o ruído de compartilhamento de carga for grande, a saída pode virar e desligar o retentor, levando a resultados incorretos.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!