Erro do detector de fase PLL Calculadora

✖A fase do clock de referência de entrada é definida como uma transição lógica que, quando aplicada a um pino de clock em um elemento síncrono, captura dados.ⓘ Fase do relógio de referência de entrada [ΔΦ_in]			+10% -10%
✖O pll do relógio de feedback é um pll que gera um sinal de saída cuja fase está relacionada à fase de um sinal de entrada.ⓘ Relógio de feedback PLL [ΔΦ_c]			+10% -10%

✖O detector de erro PLL é calculado quando o detector de erro de fase quantiza a diferença de fase entre os pulsos ascendentes e descendentes.ⓘ Erro do detector de fase PLL [ΔΦ_er]

⎘ Cópia De

👎

Fórmula

LaTeX

Redefinir

👍

Download Subsistema de finalidade especial CMOS Fórmulas PDF PDF Image

Erro do detector de fase PLL Solução

ETAPA 0: Resumo de pré-cálculo

Fórmula Usada

Detector de erros PLL = Fase do relógio de referência de entrada-Relógio de feedback PLL
ΔΦ_er = ΔΦ_in-ΔΦ_c
Esta fórmula usa 3 Variáveis

Variáveis Usadas

Detector de erros PLL - O detector de erro PLL é calculado quando o detector de erro de fase quantiza a diferença de fase entre os pulsos ascendentes e descendentes.
Fase do relógio de referência de entrada - A fase do clock de referência de entrada é definida como uma transição lógica que, quando aplicada a um pino de clock em um elemento síncrono, captura dados.
Relógio de feedback PLL - O pll do relógio de feedback é um pll que gera um sinal de saída cuja fase está relacionada à fase de um sinal de entrada.

ETAPA 1: Converter entrada (s) em unidade de base

Fase do relógio de referência de entrada: 5.99 --> Nenhuma conversão necessária
Relógio de feedback PLL: 1.21 --> Nenhuma conversão necessária

ETAPA 2: Avalie a Fórmula

Substituindo valores de entrada na fórmula

ΔΦ_er = ΔΦ_in-ΔΦ_c --> 5.99-1.21

Avaliando ... ...

ΔΦ_er = 4.78

PASSO 3: Converta o Resultado em Unidade de Saída

4.78 --> Nenhuma conversão necessária

RESPOSTA FINAL

4.78 <-- Detector de erros PLL

(Cálculo concluído em 00.004 segundos)

Você está aqui -

Casa » Engenharia » Eletrônicos » Design e aplicações CMOS » Subsistema de finalidade especial CMOS » Erro do detector de fase PLL

Créditos

Criado por Shobhit Dimri

Instituto de Tecnologia Bipin Tripathi Kumaon (BTKIT), Dwarahat

Shobhit Dimri criou esta calculadora e mais 900+ calculadoras!

Verificado por Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod verificou esta calculadora e mais 1900+ calculadoras!

< Subsistema de finalidade especial CMOS Calculadoras

Capacitância de Carga Externa

LaTeX Vai Capacitância de Carga Externa = Espalham*Capacitância de entrada

Esforço de Palco

LaTeX Vai Esforço de palco = Espalham*Esforço Lógico

Fanout of Gate

LaTeX Vai Espalham = Esforço de palco/Esforço Lógico

Gate Delay

LaTeX Vai Atraso do portão = 2^(SRAM de N bits)

Ver mais >>

Erro do detector de fase PLL Fórmula

LaTeX Vai

Detector de erros PLL = Fase do relógio de referência de entrada-Relógio de feedback PLL
ΔΦ_er = ΔΦ_in-ΔΦ_c

O que é PLL?

Um loop de bloqueio de fase ou loop de bloqueio de fase (PLL) é um sistema de controle que gera um sinal de saída cuja fase está relacionada à fase de um sinal de entrada. Existem vários tipos diferentes; o mais simples é um circuito eletrônico que consiste em um oscilador de frequência variável e um detector de fase em um loop de feedback.

Casa

LIVRE PDFs

🔍 Procurar

Categorias

Let Others Know

✖

Facebook

Twitter

Copied!