Tempo de espera na lógica alta Calculadora

✖O tempo de abertura para entrada em queda é definido como o tempo durante a entrada quando a lógica cai para 0 ou saída baixa.ⓘ Tempo de abertura para entrada descendente [t_af]			+10% -10%
✖O Tempo de Configuração na Lógica Baixa é definido como o tempo de configuração quando a lógica cai para a entrada baixa ou 0.ⓘ Tempo de configuração em baixa lógica [T_setup0]			+10% -10%

✖A lógica Hold Time at High é definida como o tempo de espera durante a entrada quando a lógica vai para 1 ou saída alta.ⓘ Tempo de espera na lógica alta [T_hold1]

⎘ Cópia De

👎

Fórmula

LaTeX

Redefinir

👍

Download Características de tempo CMOS Fórmulas PDF PDF Image

Tempo de espera na lógica alta Solução

ETAPA 0: Resumo de pré-cálculo

Fórmula Usada

Tempo de espera em High Logic = Tempo de abertura para entrada descendente-Tempo de configuração em baixa lógica
T_hold1 = t_af-T_setup0
Esta fórmula usa 3 Variáveis

Variáveis Usadas

Tempo de espera em High Logic - (Medido em Segundo) - A lógica Hold Time at High é definida como o tempo de espera durante a entrada quando a lógica vai para 1 ou saída alta.
Tempo de abertura para entrada descendente - (Medido em Segundo) - O tempo de abertura para entrada em queda é definido como o tempo durante a entrada quando a lógica cai para 0 ou saída baixa.
Tempo de configuração em baixa lógica - (Medido em Segundo) - O Tempo de Configuração na Lógica Baixa é definido como o tempo de configuração quando a lógica cai para a entrada baixa ou 0.

ETAPA 1: Converter entrada (s) em unidade de base

Tempo de abertura para entrada descendente: 11.65 Nanossegundo --> 1.165E-08 Segundo (Verifique a conversão aqui)
Tempo de configuração em baixa lógica: 3.75 Nanossegundo --> 3.75E-09 Segundo (Verifique a conversão aqui)

ETAPA 2: Avalie a Fórmula

Substituindo valores de entrada na fórmula

T_hold1 = t_af-T_setup0 --> 1.165E-08-3.75E-09

Avaliando ... ...

T_hold1 = 7.9E-09

PASSO 3: Converta o Resultado em Unidade de Saída

7.9E-09 Segundo -->7.9 Nanossegundo (Verifique a conversão aqui)

RESPOSTA FINAL

7.9 Nanossegundo <-- Tempo de espera em High Logic

(Cálculo concluído em 00.004 segundos)

Você está aqui -

Casa » Engenharia » Eletrônicos » Design e aplicações CMOS » Características de tempo CMOS » Tempo de espera na lógica alta

Créditos

Criado por Shobhit Dimri

Instituto de Tecnologia Bipin Tripathi Kumaon (BTKIT), Dwarahat

Shobhit Dimri criou esta calculadora e mais 900+ calculadoras!

Verificado por Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod verificou esta calculadora e mais 1900+ calculadoras!

< Características de tempo CMOS Calculadoras

Tempo de abertura para entrada descendente

LaTeX Vai Tempo de abertura para entrada descendente = Tempo de configuração em baixa lógica+Tempo de espera em High Logic

Tempo de configuração na lógica baixa

LaTeX Vai Tempo de configuração em baixa lógica = Tempo de abertura para entrada descendente-Tempo de espera em High Logic

Tempo de abertura para entrada crescente

LaTeX Vai Tempo de abertura para entrada crescente = Tempo de configuração em High Logic+Tempo de espera em baixa lógica

Tempo de Configuração em Alta Lógica

LaTeX Vai Tempo de configuração em High Logic = Tempo de abertura para entrada crescente-Tempo de espera em baixa lógica

Ver mais >>

Tempo de espera na lógica alta Fórmula

LaTeX Vai

Tempo de espera em High Logic = Tempo de abertura para entrada descendente-Tempo de configuração em baixa lógica
T_hold1 = t_af-T_setup0

Qual é o tempo de configuração tsetup0 e tsetup1?

Em geral, os atrasos serão diferentes para entradas de 0 e 1. Os tempos de setup tsetup0 e tsetup1 são os tempos que D deve cair ou subir, respectivamente, antes do clock para que os dados sejam capturados adequadamente com o menor tDQ possível.

Casa

LIVRE PDFs

🔍 Procurar

Categorias

Let Others Know

✖

Facebook

Twitter

Copied!