Tempo de abertura para entrada descendente Calculadora

✖O Tempo de Configuração na Lógica Baixa é definido como o tempo de configuração quando a lógica cai para a entrada baixa ou 0.ⓘ Tempo de configuração em baixa lógica [T_setup0]			+10% -10%
✖A lógica Hold Time at High é definida como o tempo de espera durante a entrada quando a lógica vai para 1 ou saída alta.ⓘ Tempo de espera em High Logic [T_hold1]			+10% -10%

✖O tempo de abertura para entrada em queda é definido como o tempo durante a entrada quando a lógica cai para 0 ou saída baixa.ⓘ Tempo de abertura para entrada descendente [t_af]

⎘ Cópia De

👎

Fórmula

LaTeX

Redefinir

👍

Download Características de tempo CMOS Fórmulas PDF PDF Image

Tempo de abertura para entrada descendente Solução

ETAPA 0: Resumo de pré-cálculo

Fórmula Usada

Tempo de abertura para entrada descendente = Tempo de configuração em baixa lógica+Tempo de espera em High Logic
t_af = T_setup0+T_hold1
Esta fórmula usa 3 Variáveis

Variáveis Usadas

Tempo de abertura para entrada descendente - (Medido em Segundo) - O tempo de abertura para entrada em queda é definido como o tempo durante a entrada quando a lógica cai para 0 ou saída baixa.
Tempo de configuração em baixa lógica - (Medido em Segundo) - O Tempo de Configuração na Lógica Baixa é definido como o tempo de configuração quando a lógica cai para a entrada baixa ou 0.
Tempo de espera em High Logic - (Medido em Segundo) - A lógica Hold Time at High é definida como o tempo de espera durante a entrada quando a lógica vai para 1 ou saída alta.

ETAPA 1: Converter entrada (s) em unidade de base

Tempo de configuração em baixa lógica: 3.75 Nanossegundo --> 3.75E-09 Segundo (Verifique a conversão aqui)
Tempo de espera em High Logic: 7.9 Nanossegundo --> 7.9E-09 Segundo (Verifique a conversão aqui)

ETAPA 2: Avalie a Fórmula

Substituindo valores de entrada na fórmula

t_af = T_setup0+T_hold1 --> 3.75E-09+7.9E-09

Avaliando ... ...

t_af = 1.165E-08

PASSO 3: Converta o Resultado em Unidade de Saída

1.165E-08 Segundo -->11.65 Nanossegundo (Verifique a conversão aqui)

RESPOSTA FINAL

11.65 Nanossegundo <-- Tempo de abertura para entrada descendente

(Cálculo concluído em 00.004 segundos)

Você está aqui -

Casa » Engenharia » Eletrônicos » Design e aplicações CMOS » Características de tempo CMOS » Tempo de abertura para entrada descendente

Créditos

Criado por Shobhit Dimri

Instituto de Tecnologia Bipin Tripathi Kumaon (BTKIT), Dwarahat

Shobhit Dimri criou esta calculadora e mais 900+ calculadoras!

Verificado por Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod verificou esta calculadora e mais 1900+ calculadoras!

< Características de tempo CMOS Calculadoras

Tempo de abertura para entrada descendente

LaTeX Vai Tempo de abertura para entrada descendente = Tempo de configuração em baixa lógica+Tempo de espera em High Logic

Tempo de configuração na lógica baixa

LaTeX Vai Tempo de configuração em baixa lógica = Tempo de abertura para entrada descendente-Tempo de espera em High Logic

Tempo de abertura para entrada crescente

LaTeX Vai Tempo de abertura para entrada crescente = Tempo de configuração em High Logic+Tempo de espera em baixa lógica

Tempo de Configuração em Alta Lógica

LaTeX Vai Tempo de configuração em High Logic = Tempo de abertura para entrada crescente-Tempo de espera em baixa lógica

Ver mais >>

Tempo de abertura para entrada descendente Fórmula

LaTeX Vai

Tempo de abertura para entrada descendente = Tempo de configuração em baixa lógica+Tempo de espera em High Logic
t_af = T_setup0+T_hold1

Qual é a função das células tie-high e tie-low?

Tie-high e tie-low são usados para conectar os transistores do portão usando a energia ou o solo. Quando os portões são conectados usando a energia ou o solo, eles podem ser desligados e ligados devido ao ressalto de energia do solo.

Casa

LIVRE PDFs

🔍 Procurar

Categorias

Let Others Know

✖

Facebook

Twitter

Copied!