Napięcie detektora fazy XOR Rozwiązanie

KROK 0: Podsumowanie wstępnych obliczeń
Formułę używana
Napięcie detektora fazy XOR = Faza detektora fazy XOR*Detektor fazy XOR Średnie napięcie
Vpd = Φerr*Kpd
Ta formuła używa 3 Zmienne
Używane zmienne
Napięcie detektora fazy XOR - (Mierzone w Wolt) - Napięcie detektora fazy XOR to napięcie wyjściowe komparatora fazy.
Faza detektora fazy XOR - (Mierzone w Radian) - Detektor fazy XOR Faza, w której detektor fazy jest mikserem częstotliwości, analogowym mnożnikiem, który generuje sygnał napięciowy reprezentujący różnicę fazy pomiędzy dwoma wejściami sygnału.
Detektor fazy XOR Średnie napięcie - (Mierzone w Wolt) - Średnie napięcie detektora fazy XOR to uśrednienie wszystkich wartości chwilowych wzdłuż osi czasu, przy czym czas stanowi jeden pełny okres (T).
KROK 1: Zamień wejście (a) na jednostkę bazową
Faza detektora fazy XOR: 9.3 Stopień --> 0.162315620435442 Radian (Sprawdź konwersję ​tutaj)
Detektor fazy XOR Średnie napięcie: 3.08 Wolt --> 3.08 Wolt Nie jest wymagana konwersja
KROK 2: Oceń formułę
Zastępowanie wartości wejściowych we wzorze
Vpd = Φerr*Kpd --> 0.162315620435442*3.08
Ocenianie ... ...
Vpd = 0.499932110941161
KROK 3: Konwertuj wynik na jednostkę wyjścia
0.499932110941161 Wolt --> Nie jest wymagana konwersja
OSTATNIA ODPOWIEDŹ
0.499932110941161 0.499932 Wolt <-- Napięcie detektora fazy XOR
(Obliczenie zakończone za 00.004 sekund)

Kredyty

Creator Image
Stworzone przez Shobhit Dimri
Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat
Shobhit Dimri utworzył ten kalkulator i 900+ więcej kalkulatorów!
Verifier Image
Zweryfikowane przez Urvi Rathod
Vishwakarma Government Engineering College (VGEC), Ahmedabad
Urvi Rathod zweryfikował ten kalkulator i 1900+ więcej kalkulatorów!

Charakterystyka czasu CMOS Kalkulatory

Czas przysłony dla opadającego sygnału wejściowego
​ LaTeX ​ Iść Czas przysłony dla opadającego sygnału wejściowego = Czas konfiguracji przy niskiej logice+Czas utrzymywania przy wysokiej logice
Czas konfiguracji przy niskiej logice
​ LaTeX ​ Iść Czas konfiguracji przy niskiej logice = Czas przysłony dla opadającego sygnału wejściowego-Czas utrzymywania przy wysokiej logice
Czas przysłony dla rosnącego sygnału wejściowego
​ LaTeX ​ Iść Czas przysłony dla rosnącego sygnału wejściowego = Czas konfiguracji przy wysokiej logice+Czas utrzymywania przy niskiej logice
Czas konfiguracji w stanie High Logic
​ LaTeX ​ Iść Czas konfiguracji przy wysokiej logice = Czas przysłony dla rosnącego sygnału wejściowego-Czas utrzymywania przy niskiej logice

Napięcie detektora fazy XOR Formułę

​LaTeX ​Iść
Napięcie detektora fazy XOR = Faza detektora fazy XOR*Detektor fazy XOR Średnie napięcie
Vpd = Φerr*Kpd

Co to jest XOR Gate?

Bramka XOR (czasami EOR lub EXOR i wymawiana jako Exclusive OR) jest cyfrową bramką logiczną, która daje prawdziwe (1 lub WYSOKIE) wyjście, gdy liczba prawdziwych wejść jest nieparzysta. Brama XOR implementuje wyłączne lub; oznacza to, że prawdziwe dane wyjściowe wynikają, jeśli jedno i tylko jedno z danych wejściowych do bramki jest prawdziwe.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!