Maksymalne napięcie wejściowe obciążenia rezystancyjnego CMOS Kalkulator

✖Napięcie progowe zerowego polaryzacji odnosi się do napięcia progowego tranzystora MOSFET, gdy do podłoża nie jest przykładane żadne dodatkowe napięcie polaryzacji, zwykle mierzone pomiędzy bramką a źródłem.ⓘ Napięcie progowe zerowego odchylenia [V_T0]			+10% -10%
✖Transkonduktancja NMOS odnosi się do stosunku zmiany wyjściowego prądu drenu do zmiany wejściowego napięcia bramka-źródło, gdy napięcie dren-źródło jest stałe.ⓘ Transkonduktancja NMOS [K_n]			+10% -10%
✖Rezystancja obciążenia to rezystancja zewnętrznego obciążenia podłączonego do obwodu, określająca wielkość pobieranego prądu i wpływająca na napięcie i rozkład mocy w obwodzie.ⓘ Odporność na obciążenie [R_L]			+10% -10%

✖Maksymalne napięcie wejściowe obciążenia rezystancyjnego CMOS Dla obciążenia rezystancyjnego w CMOS odnosi się do najwyższego poziomu napięcia, jaki można przyłożyć do zacisku wejściowego urządzenia CMOS bez powodowania uszkodzeń.ⓘ Maksymalne napięcie wejściowe obciążenia rezystancyjnego CMOS [V_IL(RL)]

⎘ Kopiuj

👎

Formuła

LaTeX

Resetowanie

👍

Pobierać Falowniki CMOS Formuły PDF PDF Image

Maksymalne napięcie wejściowe obciążenia rezystancyjnego CMOS Rozwiązanie

KROK 0: Podsumowanie wstępnych obliczeń

Formułę używana

Maksymalne napięcie wejściowe obciążenia rezystancyjnego CMOS = Napięcie progowe zerowego odchylenia+(1/(Transkonduktancja NMOS*Odporność na obciążenie))
V_IL(RL) = V_T0+(1/(K_n*R_L))
Ta formuła używa 4 Zmienne

Używane zmienne

Maksymalne napięcie wejściowe obciążenia rezystancyjnego CMOS - (Mierzone w Wolt) - Maksymalne napięcie wejściowe obciążenia rezystancyjnego CMOS Dla obciążenia rezystancyjnego w CMOS odnosi się do najwyższego poziomu napięcia, jaki można przyłożyć do zacisku wejściowego urządzenia CMOS bez powodowania uszkodzeń.
Napięcie progowe zerowego odchylenia - (Mierzone w Wolt) - Napięcie progowe zerowego polaryzacji odnosi się do napięcia progowego tranzystora MOSFET, gdy do podłoża nie jest przykładane żadne dodatkowe napięcie polaryzacji, zwykle mierzone pomiędzy bramką a źródłem.
Transkonduktancja NMOS - (Mierzone w Amper na wolt kwadratowy) - Transkonduktancja NMOS odnosi się do stosunku zmiany wyjściowego prądu drenu do zmiany wejściowego napięcia bramka-źródło, gdy napięcie dren-źródło jest stałe.
Odporność na obciążenie - (Mierzone w Om) - Rezystancja obciążenia to rezystancja zewnętrznego obciążenia podłączonego do obwodu, określająca wielkość pobieranego prądu i wpływająca na napięcie i rozkład mocy w obwodzie.

KROK 1: Zamień wejście (a) na jednostkę bazową

Napięcie progowe zerowego odchylenia: 1.4 Wolt --> 1.4 Wolt Nie jest wymagana konwersja
Transkonduktancja NMOS: 200 Mikroamper na wolt kwadratowy --> 0.0002 Amper na wolt kwadratowy (Sprawdź konwersję tutaj)
Odporność na obciążenie: 2 Megaom --> 2000000 Om (Sprawdź konwersję tutaj)

KROK 2: Oceń formułę

Zastępowanie wartości wejściowych we wzorze

V_IL(RL) = V_T0+(1/(K_n*R_L)) --> 1.4+(1/(0.0002*2000000))

Ocenianie ... ...

V_IL(RL) = 1.4025

KROK 3: Konwertuj wynik na jednostkę wyjścia

1.4025 Wolt --> Nie jest wymagana konwersja

OSTATNIA ODPOWIEDŹ

1.4025 Wolt <-- Maksymalne napięcie wejściowe obciążenia rezystancyjnego CMOS

(Obliczenie zakończone za 00.004 sekund)

Jesteś tutaj -

Dom » Inżynieria » Elektronika » Projektowanie i zastosowania CMOS » Falowniki CMOS » Maksymalne napięcie wejściowe obciążenia rezystancyjnego CMOS

Kredyty

Stworzone przez Priyanka Patel

Lalbhai Dalpatbhai College of Engineering (LDCE), Ahmadabad

Priyanka Patel utworzył ten kalkulator i 25+ więcej kalkulatorów!

Zweryfikowane przez Santhosh Yadav

Szkoła Inżynierska Dayananda Sagar (DSCE), Banglore

Santhosh Yadav zweryfikował ten kalkulator i 50+ więcej kalkulatorów!

< Falowniki CMOS Kalkulatory

Maksymalne napięcie wejściowe CMOS

LaTeX Iść Maksymalne napięcie wejściowe CMOS = (2*Napięcie wyjściowe dla maksymalnego wejścia+(Napięcie progowe PMOS bez odchylenia ciała)-Napięcie zasilania+Współczynnik transkonduktancji*Napięcie progowe NMOS bez odchylenia ciała)/(1+Współczynnik transkonduktancji)

Napięcie progowe CMOS

LaTeX Iść Próg napięcia = (Napięcie progowe NMOS bez odchylenia ciała+sqrt(1/Współczynnik transkonduktancji)*(Napięcie zasilania+(Napięcie progowe PMOS bez odchylenia ciała)))/(1+sqrt(1/Współczynnik transkonduktancji))

Maksymalne napięcie wejściowe dla symetrycznej pamięci CMOS

LaTeX Iść Maksymalne napięcie wejściowe symetryczne CMOS = (3*Napięcie zasilania+2*Napięcie progowe NMOS bez odchylenia ciała)/8

Margines szumu dla sygnału CMOS o wysokim sygnale

LaTeX Iść Margines szumu dla wysokiego sygnału = Maksymalne napięcie wyjściowe-Minimalne napięcie wejściowe

Zobacz więcej >>

Maksymalne napięcie wejściowe obciążenia rezystancyjnego CMOS Formułę

LaTeX Iść

Maksymalne napięcie wejściowe obciążenia rezystancyjnego CMOS = Napięcie progowe zerowego odchylenia+(1/(Transkonduktancja NMOS*Odporność na obciążenie))
V_IL(RL) = V_T0+(1/(K_n*R_L))

Dom

BEZPŁATNY pliki PDF

🔍 Szukaj

Kategorie

Dzielić

Let Others Know

✖

Facebook

Twitter

Copied!