Błąd detektora fazy PLL Kalkulator

✖Fazę wejściowego zegara odniesienia definiuje się jako przejście logiczne, które po zastosowaniu do styku zegara elementu synchronicznego przechwytuje dane.ⓘ Wejściowa faza zegara odniesienia [ΔΦ_in]			+10% -10%
✖Zegar sprzężenia zwrotnego pll to zegar generujący sygnał wyjściowy, którego faza jest powiązana z fazą sygnału wejściowego.ⓘ Zegar sprzężenia zwrotnego PLL [ΔΦ_c]			+10% -10%

✖Detektor błędu PLL jest obliczany, gdy detektor błędu fazy kwantyzuje różnicę faz pomiędzy impulsami w górę i w dół.ⓘ Błąd detektora fazy PLL [ΔΦ_er]

⎘ Kopiuj

👎

Formuła

LaTeX

Resetowanie

👍

Pobierać Podsystem specjalnego przeznaczenia CMOS Formuły PDF PDF Image

Błąd detektora fazy PLL Rozwiązanie

KROK 0: Podsumowanie wstępnych obliczeń

Formułę używana

Detektor błędów PLL = Wejściowa faza zegara odniesienia-Zegar sprzężenia zwrotnego PLL
ΔΦ_er = ΔΦ_in-ΔΦ_c
Ta formuła używa 3 Zmienne

Używane zmienne

Detektor błędów PLL - Detektor błędu PLL jest obliczany, gdy detektor błędu fazy kwantyzuje różnicę faz pomiędzy impulsami w górę i w dół.
Wejściowa faza zegara odniesienia - Fazę wejściowego zegara odniesienia definiuje się jako przejście logiczne, które po zastosowaniu do styku zegara elementu synchronicznego przechwytuje dane.
Zegar sprzężenia zwrotnego PLL - Zegar sprzężenia zwrotnego pll to zegar generujący sygnał wyjściowy, którego faza jest powiązana z fazą sygnału wejściowego.

KROK 1: Zamień wejście (a) na jednostkę bazową

Wejściowa faza zegara odniesienia: 5.99 --> Nie jest wymagana konwersja
Zegar sprzężenia zwrotnego PLL: 1.21 --> Nie jest wymagana konwersja

KROK 2: Oceń formułę

Zastępowanie wartości wejściowych we wzorze

ΔΦ_er = ΔΦ_in-ΔΦ_c --> 5.99-1.21

Ocenianie ... ...

ΔΦ_er = 4.78

KROK 3: Konwertuj wynik na jednostkę wyjścia

4.78 --> Nie jest wymagana konwersja

OSTATNIA ODPOWIEDŹ

4.78 <-- Detektor błędów PLL

(Obliczenie zakończone za 00.020 sekund)

Jesteś tutaj -

Dom » Inżynieria » Elektronika » Projektowanie i zastosowania CMOS » Podsystem specjalnego przeznaczenia CMOS » Błąd detektora fazy PLL

Kredyty

Stworzone przez Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri utworzył ten kalkulator i 900+ więcej kalkulatorów!

Zweryfikowane przez Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod zweryfikował ten kalkulator i 1900+ więcej kalkulatorów!

< Podsystem specjalnego przeznaczenia CMOS Kalkulatory

Pojemność obciążenia zewnętrznego

LaTeX Iść Pojemność obciążenia zewnętrznego = Fanout*Pojemność wejściowa

Wysiłek sceniczny

LaTeX Iść Wysiłek sceniczny = Fanout*Logiczny wysiłek

Fanout z Bramy

LaTeX Iść Fanout = Wysiłek sceniczny/Logiczny wysiłek

Opóźnienie bramki

LaTeX Iść Opóźnienie bramy = 2^(N-bitowa pamięć SRAM)

Zobacz więcej >>

Błąd detektora fazy PLL Formułę

LaTeX Iść

Detektor błędów PLL = Wejściowa faza zegara odniesienia-Zegar sprzężenia zwrotnego PLL
ΔΦ_er = ΔΦ_in-ΔΦ_c

Co to jest PLL?

Pętla synchronizacji fazy lub pętla synchronizacji fazy (PLL) to system sterowania, który generuje sygnał wyjściowy, którego faza jest powiązana z fazą sygnału wejściowego. Istnieje kilka różnych typów; najprostszy to obwód elektroniczny składający się z oscylatora o zmiennej częstotliwości i detektora fazy w pętli sprzężenia zwrotnego.

Dom

BEZPŁATNY pliki PDF

🔍 Szukaj

Kategorie

Dzielić

Let Others Know

✖

Facebook

Twitter

Copied!