Pojemność obciążenia kaskadowego falownika CMOS Rozwiązanie

KROK 0: Podsumowanie wstępnych obliczeń
Formułę używana
Pojemność obciążenia falownika CMOS = Pojemność drenu bramki PMOS+Pojemność drenu bramki NMOS+Pojemność zbiorcza PMOS+Pojemność zbiorcza NMOS+Pojemność wewnętrzna falownika CMOS+Pojemność bramki CMOS falownika
Cload = Cgd,p+Cgd,n+Cdb,p+Cdb,n+Cin+Cg
Ta formuła używa 7 Zmienne
Używane zmienne
Pojemność obciążenia falownika CMOS - (Mierzone w Farad) - Pojemność obciążenia CMOS falownika to pojemność napędzana przez wyjście falownika CMOS, włączając okablowanie, pojemności wejściowe podłączonych bramek i pojemności pasożytnicze.
Pojemność drenu bramki PMOS - (Mierzone w Farad) - Pojemność drenu bramki PMOS to pojemność pomiędzy bramką a zaciskami drenu tranzystora PMOS, wpływająca na jego prędkość przełączania i zużycie energii w zastosowaniach obwodów cyfrowych.
Pojemność drenu bramki NMOS - (Mierzone w Farad) - Pojemność drenu bramki NMOS to pojemność pomiędzy bramką a zaciskami drenu tranzystora NMOS, wpływająca na jego prędkość przełączania i zużycie energii w zastosowaniach obwodów cyfrowych.
Pojemność zbiorcza PMOS - (Mierzone w Farad) - Pojemność zbiorcza drenu PMOS odnosi się do pojemności pomiędzy końcówką drenu a podłożem tranzystora PMOS, wpływając na jego zachowanie w różnych zastosowaniach obwodów.
Pojemność zbiorcza NMOS - (Mierzone w Farad) - Pojemność zbiorcza drenu NMOS odnosi się do pojemności pomiędzy końcówką drenu a masą (podłożem) tranzystora NMOS, wpływającą na jego charakterystykę przełączania i ogólną wydajność.
Pojemność wewnętrzna falownika CMOS - (Mierzone w Farad) - Wewnętrzna pojemność falownika CMOS odnosi się do pasożytniczych pojemności w falowniku CMOS, w tym pojemności złączy i zakładek, wpływających na szybkość przełączania i zużycie energii.
Pojemność bramki CMOS falownika - (Mierzone w Farad) - Pojemność bramki CMOS falownika to całkowita pojemność na końcówce bramki falownika CMOS, wpływająca na szybkość przełączania i zużycie energii, obejmującą bramkę-źródło.
KROK 1: Zamień wejście (a) na jednostkę bazową
Pojemność drenu bramki PMOS: 0.15 Femtofarad --> 1.5E-16 Farad (Sprawdź konwersję ​tutaj)
Pojemność drenu bramki NMOS: 0.1 Femtofarad --> 1E-16 Farad (Sprawdź konwersję ​tutaj)
Pojemność zbiorcza PMOS: 0.25 Femtofarad --> 2.5E-16 Farad (Sprawdź konwersję ​tutaj)
Pojemność zbiorcza NMOS: 0.2 Femtofarad --> 2E-16 Farad (Sprawdź konwersję ​tutaj)
Pojemność wewnętrzna falownika CMOS: 0.05 Femtofarad --> 5E-17 Farad (Sprawdź konwersję ​tutaj)
Pojemność bramki CMOS falownika: 0.18 Femtofarad --> 1.8E-16 Farad (Sprawdź konwersję ​tutaj)
KROK 2: Oceń formułę
Zastępowanie wartości wejściowych we wzorze
Cload = Cgd,p+Cgd,n+Cdb,p+Cdb,n+Cin+Cg --> 1.5E-16+1E-16+2.5E-16+2E-16+5E-17+1.8E-16
Ocenianie ... ...
Cload = 9.3E-16
KROK 3: Konwertuj wynik na jednostkę wyjścia
9.3E-16 Farad -->0.93 Femtofarad (Sprawdź konwersję ​tutaj)
OSTATNIA ODPOWIEDŹ
0.93 Femtofarad <-- Pojemność obciążenia falownika CMOS
(Obliczenie zakończone za 00.008 sekund)

Kredyty

Creator Image
Stworzone przez Priyanka Patel
Lalbhai Dalpatbhai College of Engineering (LDCE), Ahmadabad
Priyanka Patel utworzył ten kalkulator i 25+ więcej kalkulatorów!
Verifier Image
Zweryfikowane przez Parminder Singh
Uniwersytet Chandigarh (CU), Pendżab
Parminder Singh zweryfikował ten kalkulator i 500+ więcej kalkulatorów!

Falowniki CMOS Kalkulatory

Maksymalne napięcie wejściowe CMOS
​ LaTeX ​ Iść Maksymalne napięcie wejściowe CMOS = (2*Napięcie wyjściowe dla maksymalnego wejścia+(Napięcie progowe PMOS bez odchylenia ciała)-Napięcie zasilania+Współczynnik transkonduktancji*Napięcie progowe NMOS bez odchylenia ciała)/(1+Współczynnik transkonduktancji)
Napięcie progowe CMOS
​ LaTeX ​ Iść Próg napięcia = (Napięcie progowe NMOS bez odchylenia ciała+sqrt(1/Współczynnik transkonduktancji)*(Napięcie zasilania+(Napięcie progowe PMOS bez odchylenia ciała)))/(1+sqrt(1/Współczynnik transkonduktancji))
Maksymalne napięcie wejściowe dla symetrycznej pamięci CMOS
​ LaTeX ​ Iść Maksymalne napięcie wejściowe symetryczne CMOS = (3*Napięcie zasilania+2*Napięcie progowe NMOS bez odchylenia ciała)/8
Margines szumu dla sygnału CMOS o wysokim sygnale
​ LaTeX ​ Iść Margines szumu dla wysokiego sygnału = Maksymalne napięcie wyjściowe-Minimalne napięcie wejściowe

Pojemność obciążenia kaskadowego falownika CMOS Formułę

​LaTeX ​Iść
Pojemność obciążenia falownika CMOS = Pojemność drenu bramki PMOS+Pojemność drenu bramki NMOS+Pojemność zbiorcza PMOS+Pojemność zbiorcza NMOS+Pojemność wewnętrzna falownika CMOS+Pojemność bramki CMOS falownika
Cload = Cgd,p+Cgd,n+Cdb,p+Cdb,n+Cin+Cg
Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!