VCDL-winst Rekenmachine

✖Kleine afwijkingsvertraging waarbij een lage standaardafwijking aangeeft dat waarden de neiging hebben dicht bij het gemiddelde van de set te liggen, terwijl een hoge standaardafwijking aangeeft dat waarden over een groter bereik zijn verspreid.ⓘ Kleine afwijkingsvertraging [ΔT_out]			+10% -10%
✖Een spanningsgestuurde vertragingslijn wordt gedefinieerd als een spanningsgestuurd vertragingscircuit dat bestaat uit n-type invertervertragingscircuits in een fasevergrendelde lus (PLL) -circuit en een spanningsgestuurde vertragingslijn (VCDL).ⓘ Spanningsgestuurde vertragingslijn [ΔV_ctrl]			+10% -10%

✖VCDL-versterking is de versterkingsuitgang van ingang naar uitgang.ⓘ VCDL-winst [K_vcdl]

⎘ Kopiëren

👎

Formule

LaTeX

Reset

👍

Downloaden Kenmerken van CMOS-vertraging Formules Pdf PDF Image

VCDL-winst Oplossing

STAP 0: Samenvatting voorberekening

Formule gebruikt

VCDL-winst = Kleine afwijkingsvertraging/Spanningsgestuurde vertragingslijn
K_vcdl = ΔT_out/ΔV_ctrl
Deze formule gebruikt 3 Variabelen

Variabelen gebruikt

VCDL-winst - VCDL-versterking is de versterkingsuitgang van ingang naar uitgang.
Kleine afwijkingsvertraging - Kleine afwijkingsvertraging waarbij een lage standaardafwijking aangeeft dat waarden de neiging hebben dicht bij het gemiddelde van de set te liggen, terwijl een hoge standaardafwijking aangeeft dat waarden over een groter bereik zijn verspreid.
Spanningsgestuurde vertragingslijn - (Gemeten in Volt) - Een spanningsgestuurde vertragingslijn wordt gedefinieerd als een spanningsgestuurd vertragingscircuit dat bestaat uit n-type invertervertragingscircuits in een fasevergrendelde lus (PLL) -circuit en een spanningsgestuurde vertragingslijn (VCDL).

STAP 1: converteer ingang (en) naar basiseenheid

Kleine afwijkingsvertraging: 8 --> Geen conversie vereist
Spanningsgestuurde vertragingslijn: 2 Volt --> 2 Volt Geen conversie vereist

STAP 2: Evalueer de formule

Invoerwaarden in formule vervangen

K_vcdl = ΔT_out/ΔV_ctrl --> 8/2

Evalueren ... ...

K_vcdl = 4

STAP 3: converteer het resultaat naar de eenheid van de uitvoer

4 --> Geen conversie vereist

DEFINITIEVE ANTWOORD

4 <-- VCDL-winst

(Berekening voltooid in 00.004 seconden)

Je bevindt je hier -

Huis » Engineering » Elektronica » CMOS-ontwerp en toepassingen » Kenmerken van CMOS-vertraging » VCDL-winst

Credits

Gemaakt door Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri heeft deze rekenmachine gemaakt en nog 900+ meer rekenmachines!

Geverifieërd door Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod heeft deze rekenmachine geverifieerd en nog 1900+ rekenmachines!

< Kenmerken van CMOS-vertraging Rekenmachines

Genormaliseerde vertraging

LaTeX Gaan Genormaliseerde vertraging = Totale voortplantingsvertraging/Voortplantingsvertraging Capaciteit

Randpercentage

LaTeX Gaan Randsnelheid = (Stijg tijd+Herfst tijd)/2

Stijgingstijd

LaTeX Gaan Stijg tijd = 2*Randsnelheid-Herfst tijd

Herfst tijd

LaTeX Gaan Herfst tijd = 2*Randsnelheid-Stijg tijd

Bekijk meer >>

VCDL-winst Formule

LaTeX Gaan

VCDL-winst = Kleine afwijkingsvertraging/Spanningsgestuurde vertragingslijn
K_vcdl = ΔT_out/ΔV_ctrl

Wat is een vertragingslijn?

De variabele vertragingslijn past de vertraging tussen de ingangs- en uitgangsklokken aan zoals aangegeven door de stuuringang. De stuuringang kan een spanning, stroom, digitaal getal enz. Zijn. Een spanningsgestuurde vertragingslijn (VCDL) wordt algemeen gebruikt.

Huis

VRIJ PDF's

🔍 Zoeken

Categorieën

Let Others Know

✖

Facebook

Twitter

Copied!