Fout in PLL-fasedetector Rekenmachine

✖De ingangsreferentieklokfase wordt gedefinieerd als een logische overgang, die, wanneer toegepast op een klokpin op een synchroon element, gegevens vastlegt.ⓘ Ingangsreferentieklokfase [ΔΦ_in]			+10% -10%
✖Feedbackklok pll is een pll die een uitgangssignaal genereert waarvan de fase gerelateerd is aan de fase van een ingangssignaal.ⓘ Feedbackklok PLL [ΔΦ_c]			+10% -10%

✖PLL-foutdetector wordt berekend wanneer de fasefoutdetector het faseverschil tussen de op- en neerpulsen kwantiseert.ⓘ Fout in PLL-fasedetector [ΔΦ_er]

⎘ Kopiëren

👎

Formule

LaTeX

Reset

👍

Downloaden CMOS-subsysteem voor speciale doeleinden Formules Pdf PDF Image

Fout in PLL-fasedetector Oplossing

STAP 0: Samenvatting voorberekening

Formule gebruikt

PLL-foutdetector = Ingangsreferentieklokfase-Feedbackklok PLL
ΔΦ_er = ΔΦ_in-ΔΦ_c
Deze formule gebruikt 3 Variabelen

Variabelen gebruikt

PLL-foutdetector - PLL-foutdetector wordt berekend wanneer de fasefoutdetector het faseverschil tussen de op- en neerpulsen kwantiseert.
Ingangsreferentieklokfase - De ingangsreferentieklokfase wordt gedefinieerd als een logische overgang, die, wanneer toegepast op een klokpin op een synchroon element, gegevens vastlegt.
Feedbackklok PLL - Feedbackklok pll is een pll die een uitgangssignaal genereert waarvan de fase gerelateerd is aan de fase van een ingangssignaal.

STAP 1: converteer ingang (en) naar basiseenheid

Ingangsreferentieklokfase: 5.99 --> Geen conversie vereist
Feedbackklok PLL: 1.21 --> Geen conversie vereist

STAP 2: Evalueer de formule

Invoerwaarden in formule vervangen

ΔΦ_er = ΔΦ_in-ΔΦ_c --> 5.99-1.21

Evalueren ... ...

ΔΦ_er = 4.78

STAP 3: converteer het resultaat naar de eenheid van de uitvoer

4.78 --> Geen conversie vereist

DEFINITIEVE ANTWOORD

4.78 <-- PLL-foutdetector

(Berekening voltooid in 00.004 seconden)

Je bevindt je hier -

Huis » Engineering » Elektronica » CMOS-ontwerp en toepassingen » CMOS-subsysteem voor speciale doeleinden » Fout in PLL-fasedetector

Credits

Gemaakt door Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri heeft deze rekenmachine gemaakt en nog 900+ meer rekenmachines!

Geverifieërd door Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod heeft deze rekenmachine geverifieerd en nog 1900+ rekenmachines!

< CMOS-subsysteem voor speciale doeleinden Rekenmachines

Capaciteit van externe belasting

LaTeX Gaan Capaciteit van externe belasting = Uitwaaieren*Ingangscapaciteit

Fanout van Poort

LaTeX Gaan Uitwaaieren = Fase inspanning/Logische inspanning

Fase inspanning

LaTeX Gaan Fase inspanning = Uitwaaieren*Logische inspanning

Gate vertraging

LaTeX Gaan Poortvertraging = 2^(N-bit SRAM)

Bekijk meer >>

Fout in PLL-fasedetector Formule

LaTeX Gaan

PLL-foutdetector = Ingangsreferentieklokfase-Feedbackklok PLL
ΔΦ_er = ΔΦ_in-ΔΦ_c

Wat is PLL?

Een phase-locked loop of phase lock loop (PLL) is een regelsysteem dat een uitgangssignaal genereert waarvan de fase gerelateerd is aan de fase van een ingangssignaal. Er zijn verschillende soorten; de eenvoudigste is een elektronische schakeling die bestaat uit een oscillator met variabele frequentie en een fasedetector in een terugkoppellus.

Huis

VRIJ PDF's

🔍 Zoeken

Categorieën

Let Others Know

✖

Facebook

Twitter

Copied!