Vertraging van 1-bits propagatiepoorten Rekenmachine

✖De kritische padvertraging is de som van de vertragingen van de shifter, de voorwaardelijke complementer (voor de aftrekking), de opteller en het register.ⓘ Kritieke padvertraging [T_delay]			+10% -10%
✖Poorten op het kritieke pad worden gedefinieerd als het totale aantal logische poorten dat vereist is gedurende één cyclustijd in CMOS.ⓘ Poorten op kritiek pad [N_gates]			+10% -10%
✖De vertraging van de EN/OF-poort in de grijze cel wordt gedefinieerd als de vertraging in de rekentijd in de EN/OF-poort wanneer er logica doorheen wordt gevoerd.ⓘ Vertraging van EN OF-poort [t_AO]			+10% -10%
✖XOR Poortvertraging gedefinieerd als de vertraging van 2 die poorten van XOR hebben, omdat ze in werkelijkheid bestaan uit een combinatie van AND's en OR's.ⓘ XOR-poortvertraging [t_XOR]			+10% -10%

✖Totale voortplantingsvertraging verwijst doorgaans naar de stijgtijd of daaltijd in logische poorten. Dit is de tijd die een logische poort nodig heeft om zijn uitgangsstatus te veranderen op basis van een verandering in de ingangsstatus.ⓘ Vertraging van 1-bits propagatiepoorten [t_pd]

⎘ Kopiëren

👎

Formule

✖

Vertraging van 1-bits propagatiepoorten

Formule

t pd = T delay - ((N gates - 1) \cdot t AO + t XOR)

Voorbeeld

70.9 ns = 300 ns - ((10 - 1) \cdot 21.9 ns + 32 ns)

Rekenmachine

LaTeX

Reset

👍

Downloaden Kenmerken van CMOS-vertraging Formules Pdf PDF Image

Vertraging van 1-bits propagatiepoorten Oplossing

STAP 0: Samenvatting voorberekening

Formule gebruikt

Totale voortplantingsvertraging = Kritieke padvertraging-((Poorten op kritiek pad-1)*Vertraging van EN OF-poort+XOR-poortvertraging)
t_pd = T_delay-((N_gates-1)*t_AO+t_XOR)
Deze formule gebruikt 5 Variabelen

Variabelen gebruikt

Totale voortplantingsvertraging - (Gemeten in Seconde) - Totale voortplantingsvertraging verwijst doorgaans naar de stijgtijd of daaltijd in logische poorten. Dit is de tijd die een logische poort nodig heeft om zijn uitgangsstatus te veranderen op basis van een verandering in de ingangsstatus.
Kritieke padvertraging - (Gemeten in Seconde) - De kritische padvertraging is de som van de vertragingen van de shifter, de voorwaardelijke complementer (voor de aftrekking), de opteller en het register.
Poorten op kritiek pad - Poorten op het kritieke pad worden gedefinieerd als het totale aantal logische poorten dat vereist is gedurende één cyclustijd in CMOS.
Vertraging van EN OF-poort - (Gemeten in Seconde) - De vertraging van de EN/OF-poort in de grijze cel wordt gedefinieerd als de vertraging in de rekentijd in de EN/OF-poort wanneer er logica doorheen wordt gevoerd.
XOR-poortvertraging - (Gemeten in Seconde) - XOR Poortvertraging gedefinieerd als de vertraging van 2 die poorten van XOR hebben, omdat ze in werkelijkheid bestaan uit een combinatie van AND's en OR's.

STAP 1: converteer ingang (en) naar basiseenheid

Kritieke padvertraging: 300 nanoseconde --> 3E-07 Seconde (Bekijk de conversie hier)
Poorten op kritiek pad: 10 --> Geen conversie vereist
Vertraging van EN OF-poort: 21.9 nanoseconde --> 2.19E-08 Seconde (Bekijk de conversie hier)
XOR-poortvertraging: 32 nanoseconde --> 3.2E-08 Seconde (Bekijk de conversie hier)

STAP 2: Evalueer de formule

Invoerwaarden in formule vervangen

t_pd = T_delay-((N_gates-1)*t_AO+t_XOR) --> 3E-07-((10-1)*2.19E-08+3.2E-08)

Evalueren ... ...

t_pd = 7.09E-08

STAP 3: converteer het resultaat naar de eenheid van de uitvoer

7.09E-08 Seconde -->70.9 nanoseconde (Bekijk de conversie hier)

DEFINITIEVE ANTWOORD

70.9 nanoseconde <-- Totale voortplantingsvertraging

(Berekening voltooid in 00.004 seconden)

Je bevindt je hier -

Huis » Engineering » Elektronica » CMOS-ontwerp en toepassingen » Kenmerken van CMOS-vertraging » Vertraging van 1-bits propagatiepoorten

Credits

Gemaakt door Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri heeft deze rekenmachine gemaakt en nog 900+ meer rekenmachines!

Geverifieërd door Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod heeft deze rekenmachine geverifieerd en nog 1900+ rekenmachines!

< Kenmerken van CMOS-vertraging Rekenmachines

Genormaliseerde vertraging

Gaan Genormaliseerde vertraging = Totale voortplantingsvertraging/Voortplantingsvertraging Capaciteit

Randpercentage

Gaan Randsnelheid = (Stijg tijd+Herfst tijd)/2

Stijgingstijd

Gaan Stijg tijd = 2*Randsnelheid-Herfst tijd

Herfst tijd

Gaan Herfst tijd = 2*Randsnelheid-Stijg tijd

Bekijk meer >>

Vertraging van 1-bits propagatiepoorten Formule

Totale voortplantingsvertraging = Kritieke padvertraging-((Poorten op kritiek pad-1)*Vertraging van EN OF-poort+XOR-poortvertraging)
t_pd = T_delay-((N_gates-1)*t_AO+t_XOR)

Leg de PG Carry-Ripple-toevoeging uit

PG Carry-Ripple Addition, ook bekend als Propagate-Generate (PG) Carry-Ripple Addition, is een methode voor het uitvoeren van binaire optelling met behulp van meerdere volledige optellers die in een cascade zijn aangesloten, waarbij elke volledige opteller twee ingangen heeft, A en B, en een carry-in (Cin), en produceert een som (S) en een carry-out (Cout).

Huis

VRIJ PDF's

🔍 Zoeken

Categorieën

Let Others Know

✖

Facebook

Twitter

Copied!