Houd de tijd vast op een lage logica Rekenmachine

✖Diafragmatijd voor stijgende invoer wordt gedefinieerd als de tijd tijdens de invoer waarop de logica stijgt naar 1 of een hoge uitvoer.ⓘ Diafragmatijd voor stijgende invoer [t_ar]			+10% -10%
✖Insteltijd bij hoge logica wordt gedefinieerd als de insteltijd wanneer de logica op hoge output staat.ⓘ Insteltijd bij hoge logica [T_setup1]			+10% -10%

✖Hold Time at Low-logica wordt gedefinieerd als de houdtijd waarop logica of uitvoer naar laag of 0 daalt.ⓘ Houd de tijd vast op een lage logica [T_hold0]

⎘ Kopiëren

👎

Formule

LaTeX

Reset

👍

Downloaden CMOS-tijdkenmerken Formules Pdf PDF Image

Houd de tijd vast op een lage logica Oplossing

STAP 0: Samenvatting voorberekening

Formule gebruikt

Houdtijd bij lage logica = Diafragmatijd voor stijgende invoer-Insteltijd bij hoge logica
T_hold0 = t_ar-T_setup1
Deze formule gebruikt 3 Variabelen

Variabelen gebruikt

Houdtijd bij lage logica - (Gemeten in Seconde) - Hold Time at Low-logica wordt gedefinieerd als de houdtijd waarop logica of uitvoer naar laag of 0 daalt.
Diafragmatijd voor stijgende invoer - (Gemeten in Seconde) - Diafragmatijd voor stijgende invoer wordt gedefinieerd als de tijd tijdens de invoer waarop de logica stijgt naar 1 of een hoge uitvoer.
Insteltijd bij hoge logica - (Gemeten in Seconde) - Insteltijd bij hoge logica wordt gedefinieerd als de insteltijd wanneer de logica op hoge output staat.

STAP 1: converteer ingang (en) naar basiseenheid

Diafragmatijd voor stijgende invoer: 14 nanoseconde --> 1.4E-08 Seconde (Bekijk de conversie hier)
Insteltijd bij hoge logica: 5 nanoseconde --> 5E-09 Seconde (Bekijk de conversie hier)

STAP 2: Evalueer de formule

Invoerwaarden in formule vervangen

T_hold0 = t_ar-T_setup1 --> 1.4E-08-5E-09

Evalueren ... ...

T_hold0 = 9E-09

STAP 3: converteer het resultaat naar de eenheid van de uitvoer

9E-09 Seconde -->9 nanoseconde (Bekijk de conversie hier)

DEFINITIEVE ANTWOORD

9 nanoseconde <-- Houdtijd bij lage logica

(Berekening voltooid in 00.020 seconden)

Je bevindt je hier -

Huis » Engineering » Elektronica » CMOS-ontwerp en toepassingen » CMOS-tijdkenmerken » Houd de tijd vast op een lage logica

Credits

Gemaakt door Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri heeft deze rekenmachine gemaakt en nog 900+ meer rekenmachines!

Geverifieërd door Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod heeft deze rekenmachine geverifieerd en nog 1900+ rekenmachines!

< CMOS-tijdkenmerken Rekenmachines

Diafragmatijd voor dalende invoer

LaTeX Gaan Diafragmatijd voor dalende invoer = Insteltijd bij lage logica+Houd tijd vast op hoge logica

Installatietijd bij lage logica

LaTeX Gaan Insteltijd bij lage logica = Diafragmatijd voor dalende invoer-Houd tijd vast op hoge logica

Diafragmatijd voor stijgende invoer

LaTeX Gaan Diafragmatijd voor stijgende invoer = Insteltijd bij hoge logica+Houdtijd bij lage logica

Insteltijd bij High Logic

LaTeX Gaan Insteltijd bij hoge logica = Diafragmatijd voor stijgende invoer-Houdtijd bij lage logica

Bekijk meer >>

Houd de tijd vast op een lage logica Formule

LaTeX Gaan

Houdtijd bij lage logica = Diafragmatijd voor stijgende invoer-Insteltijd bij hoge logica
T_hold0 = t_ar-T_setup1

Wat zijn insteltijden tsetup0 en tsetup1?

Over het algemeen zullen de vertragingen verschillen voor invoer van 0 en 1. De insteltijden tsetup0 en tsetup1 zijn de tijden dat D respectievelijk vóór de klok moet dalen of stijgen, zodat de gegevens correct worden vastgelegd met zo min mogelijk tDQ.

Huis

VRIJ PDF's

🔍 Zoeken

Categorieën

Let Others Know

✖

Facebook

Twitter

Copied!