Diafragmatijd voor dalende invoer Rekenmachine

✖Insteltijd bij lage logica wordt gedefinieerd als de insteltijd wanneer de logica naar een lage ingang of 0 daalt.ⓘ Insteltijd bij lage logica [T_setup0]			+10% -10%
✖Houdtijd bij hoge logica wordt gedefinieerd als de houdtijd tijdens de invoer wanneer de logica hoog wordt naar 1 of een hoge uitvoer.ⓘ Houd tijd vast op hoge logica [T_hold1]			+10% -10%

✖Diafragmatijd voor dalende invoer wordt gedefinieerd als de tijd tijdens de invoer waarop de logica naar 0 of een lage uitvoer daalt.ⓘ Diafragmatijd voor dalende invoer [t_af]

⎘ Kopiëren

👎

Formule

LaTeX

Reset

👍

Downloaden CMOS-tijdkenmerken Formules Pdf PDF Image

Diafragmatijd voor dalende invoer Oplossing

STAP 0: Samenvatting voorberekening

Formule gebruikt

Diafragmatijd voor dalende invoer = Insteltijd bij lage logica+Houd tijd vast op hoge logica
t_af = T_setup0+T_hold1
Deze formule gebruikt 3 Variabelen

Variabelen gebruikt

Diafragmatijd voor dalende invoer - (Gemeten in Seconde) - Diafragmatijd voor dalende invoer wordt gedefinieerd als de tijd tijdens de invoer waarop de logica naar 0 of een lage uitvoer daalt.
Insteltijd bij lage logica - (Gemeten in Seconde) - Insteltijd bij lage logica wordt gedefinieerd als de insteltijd wanneer de logica naar een lage ingang of 0 daalt.
Houd tijd vast op hoge logica - (Gemeten in Seconde) - Houdtijd bij hoge logica wordt gedefinieerd als de houdtijd tijdens de invoer wanneer de logica hoog wordt naar 1 of een hoge uitvoer.

STAP 1: converteer ingang (en) naar basiseenheid

Insteltijd bij lage logica: 3.75 nanoseconde --> 3.75E-09 Seconde (Bekijk de conversie hier)
Houd tijd vast op hoge logica: 7.9 nanoseconde --> 7.9E-09 Seconde (Bekijk de conversie hier)

STAP 2: Evalueer de formule

Invoerwaarden in formule vervangen

t_af = T_setup0+T_hold1 --> 3.75E-09+7.9E-09

Evalueren ... ...

t_af = 1.165E-08

STAP 3: converteer het resultaat naar de eenheid van de uitvoer

1.165E-08 Seconde -->11.65 nanoseconde (Bekijk de conversie hier)

DEFINITIEVE ANTWOORD

11.65 nanoseconde <-- Diafragmatijd voor dalende invoer

(Berekening voltooid in 00.004 seconden)

Je bevindt je hier -

Huis » Engineering » Elektronica » CMOS-ontwerp en toepassingen » CMOS-tijdkenmerken » Diafragmatijd voor dalende invoer

Credits

Gemaakt door Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri heeft deze rekenmachine gemaakt en nog 900+ meer rekenmachines!

Geverifieërd door Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod heeft deze rekenmachine geverifieerd en nog 1900+ rekenmachines!

< CMOS-tijdkenmerken Rekenmachines

Diafragmatijd voor dalende invoer

LaTeX Gaan Diafragmatijd voor dalende invoer = Insteltijd bij lage logica+Houd tijd vast op hoge logica

Installatietijd bij lage logica

LaTeX Gaan Insteltijd bij lage logica = Diafragmatijd voor dalende invoer-Houd tijd vast op hoge logica

Diafragmatijd voor stijgende invoer

LaTeX Gaan Diafragmatijd voor stijgende invoer = Insteltijd bij hoge logica+Houdtijd bij lage logica

Insteltijd bij High Logic

LaTeX Gaan Insteltijd bij hoge logica = Diafragmatijd voor stijgende invoer-Houdtijd bij lage logica

Bekijk meer >>

Diafragmatijd voor dalende invoer Formule

LaTeX Gaan

Diafragmatijd voor dalende invoer = Insteltijd bij lage logica+Houd tijd vast op hoge logica
t_af = T_setup0+T_hold1

Wat is de functie van tie-high en tie-low-cellen?

Tie-high en tie-low worden gebruikt om de transistors van de poort te verbinden met behulp van de stroom of de aarde. Wanneer de poorten zijn aangesloten met behulp van de stroom of aarde, kan deze worden in- en uitgeschakeld vanwege de kracht die van de grond stuitert.

Huis

VRIJ PDF's

🔍 Zoeken

Categorieën

Let Others Know

✖

Facebook

Twitter

Copied!