Errore rilevatore di fase PLL calcolatrice

✖La fase dell'orologio di riferimento in ingresso è definita come una transizione logica che, quando applicata a un pin dell'orologio su un elemento sincrono, acquisisce i dati.ⓘ Fase orologio di riferimento in ingresso [ΔΦ_in]			+10% -10%
✖Il feedback clock pll è un pll che genera un segnale di uscita la cui fase è correlata alla fase di un segnale di ingresso.ⓘ Orologio di feedback PLL [ΔΦ_c]			+10% -10%

✖Il rilevatore di errore PLL viene calcolato quando il rilevatore di errore di fase quantizza la differenza di fase tra gli impulsi su e giù.ⓘ Errore rilevatore di fase PLL [ΔΦ_er]

⎘ Copia

👎

Formula

LaTeX

Ripristina

👍

Scaricamento Sottosistema CMOS per scopi speciali Formule PDF PDF Image

Errore rilevatore di fase PLL Soluzione

FASE 0: Riepilogo pre-calcolo

Formula utilizzata

Rilevatore di errori PLL = Fase orologio di riferimento in ingresso-Orologio di feedback PLL
ΔΦ_er = ΔΦ_in-ΔΦ_c
Questa formula utilizza 3 Variabili

Variabili utilizzate

Rilevatore di errori PLL - Il rilevatore di errore PLL viene calcolato quando il rilevatore di errore di fase quantizza la differenza di fase tra gli impulsi su e giù.
Fase orologio di riferimento in ingresso - La fase dell'orologio di riferimento in ingresso è definita come una transizione logica che, quando applicata a un pin dell'orologio su un elemento sincrono, acquisisce i dati.
Orologio di feedback PLL - Il feedback clock pll è un pll che genera un segnale di uscita la cui fase è correlata alla fase di un segnale di ingresso.

PASSAGGIO 1: conversione degli ingressi in unità di base

Fase orologio di riferimento in ingresso: 5.99 --> Nessuna conversione richiesta
Orologio di feedback PLL: 1.21 --> Nessuna conversione richiesta

FASE 2: valutare la formula

Sostituzione dei valori di input nella formula

ΔΦ_er = ΔΦ_in-ΔΦ_c --> 5.99-1.21

Valutare ... ...

ΔΦ_er = 4.78

PASSAGGIO 3: conversione del risultato nell'unità di output

4.78 --> Nessuna conversione richiesta

RISPOSTA FINALE

4.78 <-- Rilevatore di errori PLL

(Calcolo completato in 00.006 secondi)

Tu sei qui -

Casa » Ingegneria » Elettronica » Progettazione e applicazioni CMOS » Sottosistema CMOS per scopi speciali » Errore rilevatore di fase PLL

Titoli di coda

Creato da Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri ha creato questa calcolatrice e altre 900+ altre calcolatrici!

Verificato da Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod ha verificato questa calcolatrice e altre 1900+ altre calcolatrici!

< Sottosistema CMOS per scopi speciali Calcolatrici

Capacità di carico esterno

LaTeX Partire Capacità del carico esterno = Dispersione*Capacità di ingresso

Fanout del cancello

LaTeX Partire Dispersione = Sforzo scenico/Sforzo logico

Sforzo scenico

LaTeX Partire Sforzo scenico = Dispersione*Sforzo logico

Gate Delay

LaTeX Partire Ritardo del cancello = 2^(SRAM da N bit)

Vedi altro >>

Errore rilevatore di fase PLL Formula

LaTeX Partire

Rilevatore di errori PLL = Fase orologio di riferimento in ingresso-Orologio di feedback PLL
ΔΦ_er = ΔΦ_in-ΔΦ_c

Cos'è PLL?

Un anello ad aggancio di fase o anello ad aggancio di fase (PLL) è un sistema di controllo che genera un segnale di uscita la cui fase è correlata alla fase di un segnale di ingresso. Esistono diversi tipi; il più semplice è un circuito elettronico costituito da un oscillatore a frequenza variabile e un rilevatore di fase in un anello di retroazione.

Casa

GRATUITO PDF

🔍 Ricerca

Categorie

Condividere

Let Others Know

✖

Facebook

Twitter

Copied!