Fase di clock in uscita calcolatrice

✖La tensione di controllo VCO è la tensione consentita nel VCO.ⓘ Tensione di controllo VCO [V_ctrl]			+10% -10%
✖Il guadagno VCO sta sintonizzando il guadagno e il rumore presente nel segnale di controllo influenza il rumore di fase.ⓘ Guadagno VCO [K_vco]			+10% -10%

✖Output Clock Phase è un segnale di clock che oscilla tra uno stato alto e uno basso e viene utilizzato come un metronomo per coordinare le azioni dei circuiti digitali.ⓘ Fase di clock in uscita [Φ_out]

⎘ Copia

👎

Formula

LaTeX

Ripristina

👍

Scaricamento Caratteristiche del progetto CMOS Formule PDF PDF Image

Fase di clock in uscita Soluzione

FASE 0: Riepilogo pre-calcolo

Formula utilizzata

Fase del clock di uscita = 2*pi*Tensione di controllo VCO*Guadagno VCO
Φ_out = 2*pi*V_ctrl*K_vco
Questa formula utilizza 1 Costanti, 3 Variabili

Costanti utilizzate

pi - Costante di Archimede Valore preso come 3.14159265358979323846264338327950288

Variabili utilizzate

Fase del clock di uscita - Output Clock Phase è un segnale di clock che oscilla tra uno stato alto e uno basso e viene utilizzato come un metronomo per coordinare le azioni dei circuiti digitali.
Tensione di controllo VCO - (Misurato in Volt) - La tensione di controllo VCO è la tensione consentita nel VCO.
Guadagno VCO - Il guadagno VCO sta sintonizzando il guadagno e il rumore presente nel segnale di controllo influenza il rumore di fase.

PASSAGGIO 1: conversione degli ingressi in unità di base

Tensione di controllo VCO: 7 Volt --> 7 Volt Nessuna conversione richiesta
Guadagno VCO: 0.01 --> Nessuna conversione richiesta

FASE 2: valutare la formula

Sostituzione dei valori di input nella formula

Φ_out = 2*pi*V_ctrl*K_vco --> 2*pi*7*0.01

Valutare ... ...

Φ_out = 0.439822971502571

PASSAGGIO 3: conversione del risultato nell'unità di output

0.439822971502571 --> Nessuna conversione richiesta

RISPOSTA FINALE

0.439822971502571 ≈ 0.439823 <-- Fase del clock di uscita

(Calcolo completato in 00.004 secondi)

Tu sei qui -

Casa » Ingegneria » Elettronica » Progettazione e applicazioni CMOS » Caratteristiche del progetto CMOS » Fase di clock in uscita

Titoli di coda

Creato da Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri ha creato questa calcolatrice e altre 900+ altre calcolatrici!

Verificato da Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod ha verificato questa calcolatrice e altre 1900+ altre calcolatrici!

< Caratteristiche del progetto CMOS Calcolatrici

Potenziale integrato

LaTeX Partire Potenziale incorporato = Tensione termica*ln((Concentrazione dell'accettore*Concentrazione dei donatori)/(Concentrazione elettronica intrinseca^2))

Modifica della frequenza dell'orologio

LaTeX Partire Modifica della frequenza dell'orologio = Guadagno VCO*Tensione di controllo VCO

Capacità sul percorso

LaTeX Partire Capacità sul percorso = Capacità totale nello stadio-Capacità fuori percorso

Corrente statica

LaTeX Partire Corrente statica = Potenza statica/Tensione del collettore di base

Vedi altro >>

Fase di clock in uscita Formula

LaTeX Partire

Fase del clock di uscita = 2*pi*Tensione di controllo VCO*Guadagno VCO
Φ_out = 2*pi*V_ctrl*K_vco

Cos'è l'accumulo di jitter?

I lettori acuti possono notare che la variazione della tensione di controllo non sposta immediatamente la fase di clock di un VCO. La fase invece cambia con l'integrazione temporale della tensione di controllo. In altre parole, ci vuole tempo per cambiare la fase di un VCO. Questa caratteristica porta a un fenomeno spesso citato chiamato accumulo di jitter.

Casa

GRATUITO PDF

🔍 Ricerca

Categorie

Condividere

Let Others Know

✖

Facebook

Twitter

Copied!