Logica Hold Time at Low calcolatrice

✖Il tempo di apertura per l'ingresso in aumento è definito come il tempo durante l'ingresso in cui la logica sale a 1 o all'uscita alta.ⓘ Tempo di apertura per l'ingresso crescente [t_ar]			+10% -10%
✖Il tempo di impostazione con logica alta è definito come il tempo di impostazione quando la logica è all'uscita alta.ⓘ Tempo di impostazione a logica alta [T_setup1]			+10% -10%

✖Il tempo di mantenimento con logica bassa è definito come il tempo di mantenimento in cui la logica o l'uscita scende al livello basso o a 0.ⓘ Logica Hold Time at Low [T_hold0]

⎘ Copia

👎

Formula

LaTeX

Ripristina

👍

Scaricamento Caratteristiche temporali CMOS Formule PDF PDF Image

Logica Hold Time at Low Soluzione

FASE 0: Riepilogo pre-calcolo

Formula utilizzata

Mantieni il tempo a logica bassa = Tempo di apertura per l'ingresso crescente-Tempo di impostazione a logica alta
T_hold0 = t_ar-T_setup1
Questa formula utilizza 3 Variabili

Variabili utilizzate

Mantieni il tempo a logica bassa - (Misurato in Secondo) - Il tempo di mantenimento con logica bassa è definito come il tempo di mantenimento in cui la logica o l'uscita scende al livello basso o a 0.
Tempo di apertura per l'ingresso crescente - (Misurato in Secondo) - Il tempo di apertura per l'ingresso in aumento è definito come il tempo durante l'ingresso in cui la logica sale a 1 o all'uscita alta.
Tempo di impostazione a logica alta - (Misurato in Secondo) - Il tempo di impostazione con logica alta è definito come il tempo di impostazione quando la logica è all'uscita alta.

PASSAGGIO 1: conversione degli ingressi in unità di base

Tempo di apertura per l'ingresso crescente: 14 Nanosecondo --> 1.4E-08 Secondo (Controlla la conversione qui)
Tempo di impostazione a logica alta: 5 Nanosecondo --> 5E-09 Secondo (Controlla la conversione qui)

FASE 2: valutare la formula

Sostituzione dei valori di input nella formula

T_hold0 = t_ar-T_setup1 --> 1.4E-08-5E-09

Valutare ... ...

T_hold0 = 9E-09

PASSAGGIO 3: conversione del risultato nell'unità di output

9E-09 Secondo -->9 Nanosecondo (Controlla la conversione qui)

RISPOSTA FINALE

9 Nanosecondo <-- Mantieni il tempo a logica bassa

(Calcolo completato in 00.004 secondi)

Tu sei qui -

Casa » Ingegneria » Elettronica » Progettazione e applicazioni CMOS » Caratteristiche temporali CMOS » Logica Hold Time at Low

Titoli di coda

Creato da Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri ha creato questa calcolatrice e altre 900+ altre calcolatrici!

Verificato da Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod ha verificato questa calcolatrice e altre 1900+ altre calcolatrici!

< Caratteristiche temporali CMOS Calcolatrici

Tempo di apertura per l'ingresso crescente

LaTeX Partire Tempo di apertura per l'ingresso crescente = Tempo di impostazione a logica alta+Mantieni il tempo a logica bassa

Tempo di configurazione ad alta logica

LaTeX Partire Tempo di impostazione a logica alta = Tempo di apertura per l'ingresso crescente-Mantieni il tempo a logica bassa

Tempo di apertura per ingresso in caduta

LaTeX Partire Tempo di apertura per ingresso in caduta = Tempo di impostazione a logica bassa+Mantieni il tempo ad alta logica

Tempo di configurazione con logica bassa

LaTeX Partire Tempo di impostazione a logica bassa = Tempo di apertura per ingresso in caduta-Mantieni il tempo ad alta logica

Vedi altro >>

Logica Hold Time at Low Formula

LaTeX Partire

Mantieni il tempo a logica bassa = Tempo di apertura per l'ingresso crescente-Tempo di impostazione a logica alta
T_hold0 = t_ar-T_setup1

Quali sono i tempi di configurazione tsetup0 e tsetup1?

In generale, i ritardi differiranno per gli ingressi di 0 e 1. I tempi di configurazione tsetup0 e tsetup1 sono i tempi in cui D deve diminuire o aumentare, rispettivamente, prima dell'orologio in modo che i dati vengano acquisiti correttamente con il minor tDQ possibile.

Casa

GRATUITO PDF

🔍 Ricerca

Categorie

Condividere

Let Others Know

✖

Facebook

Twitter

Copied!