✖La tensione positiva è definita come la tensione calcolata quando il circuito è collegato all'alimentazione. Di solito viene chiamata Vdd o alimentazione del circuito.ⓘ Tensione positiva [V_dd]			+10% -10%
✖La capacità della cella è la capacità della singola cella.ⓘ Capacità cellulare [C_cell]			+10% -10%
✖L'oscillazione di tensione su bitline è definita come architettura SRAM bitline locale a oscillazione completa, basata sulla tecnologia FinFET da 22 nm per il funzionamento a bassa tensione.ⓘ Oscillazione di tensione su Bitline [ΔV]			+10% -10%

✖La capacità del bit è la capacità di un bit in cmos vlsi.ⓘ Capacità bit [C_bit]

⎘ Copia

👎

Formula

✖

Capacità bit

Formula

`"C"_{"bit"} = (("V"_{"dd"}*"C"_{"cell"})/(2*"ΔV"))-"C"_{"cell"}`

Esempio

`"12.38714pF"=(("2.58V"*"5.98pF")/(2*"0.42V"))-"5.98pF"`

Calcolatrice

LaTeX

Ripristina

👍

Scaricamento Sottosistema del percorso dati dell'array Formule PDF PDF Image

Capacità bit Soluzione

FASE 0: Riepilogo pre-calcolo

Formula utilizzata

Capacità di bit = ((Tensione positiva*Capacità cellulare)/(2*Oscillazione di tensione su Bitline))-Capacità cellulare
C_bit = ((V_dd*C_cell)/(2*ΔV))-C_cell
Questa formula utilizza 4 Variabili

Variabili utilizzate

Capacità di bit - (Misurato in Farad) - La capacità del bit è la capacità di un bit in cmos vlsi.
Tensione positiva - (Misurato in Volt) - La tensione positiva è definita come la tensione calcolata quando il circuito è collegato all'alimentazione. Di solito viene chiamata Vdd o alimentazione del circuito.
Capacità cellulare - (Misurato in Farad) - La capacità della cella è la capacità della singola cella.
Oscillazione di tensione su Bitline - (Misurato in Volt) - L'oscillazione di tensione su bitline è definita come architettura SRAM bitline locale a oscillazione completa, basata sulla tecnologia FinFET da 22 nm per il funzionamento a bassa tensione.

PASSAGGIO 1: conversione degli ingressi in unità di base

Tensione positiva: 2.58 Volt --> 2.58 Volt Nessuna conversione richiesta
Capacità cellulare: 5.98 picofarad --> 5.98E-12 Farad (Controlla la conversione qui)
Oscillazione di tensione su Bitline: 0.42 Volt --> 0.42 Volt Nessuna conversione richiesta

FASE 2: valutare la formula

Sostituzione dei valori di input nella formula

C_bit = ((V_dd*C_cell)/(2*ΔV))-C_cell --> ((2.58*5.98E-12)/(2*0.42))-5.98E-12

Valutare ... ...

C_bit = 1.23871428571429E-11

PASSAGGIO 3: conversione del risultato nell'unità di output

1.23871428571429E-11 Farad -->12.3871428571429 picofarad (Controlla la conversione qui)

RISPOSTA FINALE

12.3871428571429 ≈ 12.38714 picofarad <-- Capacità di bit

(Calcolo completato in 00.004 secondi)

Tu sei qui -

Casa » Ingegneria » Elettronica » Progettazione e applicazioni CMOS » Sottosistema del percorso dati dell'array » Capacità bit

Titoli di coda

Creato da Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri ha creato questa calcolatrice e altre 900+ altre calcolatrici!

Verificato da Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod ha verificato questa calcolatrice e altre 1900+ altre calcolatrici!

< 19 Sottosistema del percorso dati dell'array Calcolatrici

Ritardo sommatore Carry-Looker

Partire Ritardo sommatore Carry-Looker = Ritardo di propagazione+Ritardo di propagazione del gruppo+((N-Ingresso AND Porta-1)+(Ingresso K AND Porta-1))*Ritardo gate AND-OR+Ritardo XOR

Ritardo multiplexer

Partire Ritardo del multiplexer = (Ritardo sommatore carry-skip-(Ritardo di propagazione+(2*(N-Ingresso AND Porta-1)*Ritardo gate AND-OR)-Ritardo XOR))/(Ingresso K AND Porta-1)

Carry-Skip Adder Delay

Partire Ritardo sommatore carry-skip = Ritardo di propagazione+2*(N-Ingresso AND Porta-1)*Ritardo gate AND-OR+(Ingresso K AND Porta-1)*Ritardo del multiplexer+Ritardo XOR

Carry-Increamentor Adder Delay

Partire Ritardo sommatore carry-incrementatore = Ritardo di propagazione+Ritardo di propagazione del gruppo+(Ingresso K AND Porta-1)*Ritardo gate AND-OR+Ritardo XOR

Ritardo critico nei cancelli

Partire Ritardo critico nei cancelli = Ritardo di propagazione+(N-Ingresso AND Porta+(Ingresso K AND Porta-2))*Ritardo gate AND-OR+Ritardo del multiplexer

Ritardo di propagazione del gruppo

Partire Ritardo di propagazione = Ritardo della vipera dell'albero-(log2(Frequenza assoluta)*Ritardo gate AND-OR+Ritardo XOR)

Ritardo sommatore albero

Partire Ritardo della vipera dell'albero = Ritardo di propagazione+log2(Frequenza assoluta)*Ritardo gate AND-OR+Ritardo XOR

Capacità della cella

Partire Capacità cellulare = (Capacità di bit*2*Oscillazione di tensione su Bitline)/(Tensione positiva-(Oscillazione di tensione su Bitline*2))

Capacità bit

Partire Capacità di bit = ((Tensione positiva*Capacità cellulare)/(2*Oscillazione di tensione su Bitline))-Capacità cellulare

Oscillazione di tensione sulla bitline

Partire Oscillazione di tensione su Bitline = (Tensione positiva/2)*Capacità cellulare/(Capacità cellulare+Capacità di bit)

Ritardo 'XOR'

Partire Ritardo XOR = Tempo di ondulazione-(Ritardo di propagazione+(Cancelli sul percorso critico-1)*Ritardo gate AND-OR)

Carry-Ripple Adder Ritardo del percorso critico

Partire Tempo di ondulazione = Ritardo di propagazione+(Cancelli sul percorso critico-1)*Ritardo gate AND-OR+Ritardo XOR

Capacità di terra

Partire Capacità di terra = ((Tensione dell'aggressore*Capacità adiacente)/Tensione della vittima)-Capacità adiacente

Area di memoria contenente N bit

Partire Area della cella di memoria = (Area di una cella di memoria da un bit*Frequenza assoluta)/Efficienza dell'array

Area della cella di memoria

Partire Area di una cella di memoria da un bit = (Efficienza dell'array*Area della cella di memoria)/Frequenza assoluta

Efficienza dell'array

Partire Efficienza dell'array = (Area di una cella di memoria da un bit*Frequenza assoluta)/Area della cella di memoria

Addizionatore N-Bit Carry-Skip

Partire Sommatore di salto riporto a N bit = N-Ingresso AND Porta*Ingresso K AND Porta

N-Ingresso 'E' Gate

Partire N-Ingresso AND Porta = Sommatore di salto riporto a N bit/Ingresso K AND Porta

K-Input 'E' Gate

Partire Ingresso K AND Porta = Sommatore di salto riporto a N bit/N-Ingresso AND Porta

Capacità bit Formula

Capacità di bit = ((Tensione positiva*Capacità cellulare)/(2*Oscillazione di tensione su Bitline))-Capacità cellulare
C_bit = ((V_dd*C_cell)/(2*ΔV))-C_cell

In che modo le varie capacità variano nella RAM o DRAM dinamica?

La cella del condensatore DRAM deve essere fisicamente piccola quanto possibile per ottenere una buona densità. Tuttavia, la linea di bit è in contatto con molte celle DRAM e ha un bit C di capacità relativamente grande. Pertanto, la capacità della cella è tipicamente molto più piccola della capacità della linea di bit. Una grande capacità della cella è importante per fornire una ragionevole oscillazione di tensione. È inoltre necessario conservare il contenuto della cella per un tempo accettabilmente lungo e ridurre al minimo gli errori soft.

Casa

GRATUITO PDF

🔍 Ricerca

Categorie

Condividere

Let Others Know

✖

Facebook

Twitter

Copied!