Tempo di apertura per ingresso in caduta Soluzione

FASE 0: Riepilogo pre-calcolo
Formula utilizzata
Tempo di apertura per ingresso in caduta = Tempo di impostazione a logica bassa+Mantieni il tempo ad alta logica
taf = Tsetup0+Thold1
Questa formula utilizza 3 Variabili
Variabili utilizzate
Tempo di apertura per ingresso in caduta - (Misurato in Secondo) - Il tempo di apertura per l'ingresso in caduta è definito come il tempo durante l'ingresso in cui la logica scende a 0 o all'uscita bassa.
Tempo di impostazione a logica bassa - (Misurato in Secondo) - Il tempo di impostazione con logica bassa è definito come il tempo di impostazione quando la logica scende all'ingresso basso o a 0.
Mantieni il tempo ad alta logica - (Misurato in Secondo) - Il tempo di attesa con logica alta è definito come il tempo di attesa durante l'ingresso quando la logica passa a 1 o all'uscita alta.
PASSAGGIO 1: conversione degli ingressi in unità di base
Tempo di impostazione a logica bassa: 3.75 Nanosecondo --> 3.75E-09 Secondo (Controlla la conversione ​qui)
Mantieni il tempo ad alta logica: 7.9 Nanosecondo --> 7.9E-09 Secondo (Controlla la conversione ​qui)
FASE 2: valutare la formula
Sostituzione dei valori di input nella formula
taf = Tsetup0+Thold1 --> 3.75E-09+7.9E-09
Valutare ... ...
taf = 1.165E-08
PASSAGGIO 3: conversione del risultato nell'unità di output
1.165E-08 Secondo -->11.65 Nanosecondo (Controlla la conversione ​qui)
RISPOSTA FINALE
11.65 Nanosecondo <-- Tempo di apertura per ingresso in caduta
(Calcolo completato in 00.004 secondi)

Titoli di coda

Creator Image
Creato da Shobhit Dimri
Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat
Shobhit Dimri ha creato questa calcolatrice e altre 900+ altre calcolatrici!
Verifier Image
Verificato da Urvi Rathod
Vishwakarma Government Engineering College (VGEC), Ahmedabad
Urvi Rathod ha verificato questa calcolatrice e altre 1900+ altre calcolatrici!

Caratteristiche temporali CMOS Calcolatrici

Tempo di apertura per l'ingresso crescente
​ Partire Tempo di apertura per l'ingresso crescente = Tempo di impostazione a logica alta+Mantieni il tempo a logica bassa
Tempo di configurazione ad alta logica
​ Partire Tempo di impostazione a logica alta = Tempo di apertura per l'ingresso crescente-Mantieni il tempo a logica bassa
Tempo di apertura per ingresso in caduta
​ Partire Tempo di apertura per ingresso in caduta = Tempo di impostazione a logica bassa+Mantieni il tempo ad alta logica
Tempo di configurazione con logica bassa
​ Partire Tempo di impostazione a logica bassa = Tempo di apertura per ingresso in caduta-Mantieni il tempo ad alta logica

Tempo di apertura per ingresso in caduta Formula

Tempo di apertura per ingresso in caduta = Tempo di impostazione a logica bassa+Mantieni il tempo ad alta logica
taf = Tsetup0+Thold1

Qual è la funzione delle celle tie-high e tie-low?

Tie-high e tie-low vengono utilizzati per collegare i transistor del gate utilizzando l'alimentazione o la terra. Quando i cancelli sono collegati utilizzando l'alimentazione o la terra, possono essere spenti e riaccesi a causa del rimbalzo dell'alimentazione da terra.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!