दो संख्या का एचसीएफ

'XOR' विलंब कैलकुलेटर

अभियांत्रिकी खेल का मैदान गणित भौतिक विज्ञान अधिक >>

↳

इलेक्ट्रानिक्स इलेक्ट्रॉनिक्स और इंस्ट्रूमेंटेशन नागरिक निर्माण इंजीनियरिंग अधिक >>

⤿

सीएमओएस डिज़ाइन और अनुप्रयोग अंकीय संचार अंतःस्थापित प्रणाली आरएफ माइक्रोइलेक्ट्रॉनिक्स अधिक >>

⤿

ऐरे डेटापथ सबसिस्टम सीएमओएस इनवर्टर सीएमओएस डिज़ाइन विशेषताएँ सीएमओएस पावर मेट्रिक्स अधिक >>

✖कैरी-रिपल एडर सर्किट के रिपल टाइम को महत्वपूर्ण पथ विलंब की गणना के समय के रूप में परिभाषित किया गया है।ⓘ तरंग समय [T_ripple]			+10% -10%
✖प्रसार विलंब आमतौर पर लॉजिक गेट्स में वृद्धि के समय या गिरावट के समय को संदर्भित करता है। यह वह समय है जो लॉजिक गेट को इनपुट स्थिति में बदलाव के आधार पर अपनी आउटपुट स्थिति बदलने में लगता है।ⓘ प्रचार देरी [t_pg]			+10% -10%
✖क्रिटिकल पाथ पर गेट्स को CMOS में एक चक्र समय के दौरान आवश्यक लॉजिक गेट की कुल संख्या के रूप में परिभाषित किया गया है।ⓘ क्रिटिकल पाथ पर गेट्स [N_gates]			+10% -10%
✖ग्रे सेल में AND-OR गेट विलंब को AND/OR गेट में कंप्यूटिंग समय में देरी के रूप में परिभाषित किया गया है जब तर्क इसके माध्यम से पारित किया जाता है।ⓘ और-या गेट विलंब [T_ao]			+10% -10%

✖XOR विलंब XOR गेट का प्रसार विलंब है।ⓘ 'XOR' विलंब [T_xor]

⎘ कॉपी

👎

सूत्र

✖

'XOR' विलंब

सूत्र

T xor = T ripple - (t pg + (N gates - 1) \cdot T ao)

उदाहरण

1.49 ns = 30 ns - (8.01 ns + (11 - 1) \cdot 2.05 ns)

कैलकुलेटर

LaTeX

रीसेट

👍

डाउनलोड करना ऐरे डेटापथ सबसिस्टम सूत्र पीडीएफ PDF Image

'XOR' विलंब उपाय

चरण 0: पूर्व-गणना सारांश

प्रयुक्त सूत्र

एक्सओआर विलंब = तरंग समय-(प्रचार देरी+(क्रिटिकल पाथ पर गेट्स-1)*और-या गेट विलंब)
T_xor = T_ripple-(t_pg+(N_gates-1)*T_ao)
यह सूत्र 5 वेरिएबल का उपयोग करता है

चर

एक्सओआर विलंब - (में मापा गया दूसरा) - XOR विलंब XOR गेट का प्रसार विलंब है।
तरंग समय - (में मापा गया दूसरा) - कैरी-रिपल एडर सर्किट के रिपल टाइम को महत्वपूर्ण पथ विलंब की गणना के समय के रूप में परिभाषित किया गया है।
प्रचार देरी - (में मापा गया दूसरा) - प्रसार विलंब आमतौर पर लॉजिक गेट्स में वृद्धि के समय या गिरावट के समय को संदर्भित करता है। यह वह समय है जो लॉजिक गेट को इनपुट स्थिति में बदलाव के आधार पर अपनी आउटपुट स्थिति बदलने में लगता है।
क्रिटिकल पाथ पर गेट्स - क्रिटिकल पाथ पर गेट्स को CMOS में एक चक्र समय के दौरान आवश्यक लॉजिक गेट की कुल संख्या के रूप में परिभाषित किया गया है।
और-या गेट विलंब - (में मापा गया दूसरा) - ग्रे सेल में AND-OR गेट विलंब को AND/OR गेट में कंप्यूटिंग समय में देरी के रूप में परिभाषित किया गया है जब तर्क इसके माध्यम से पारित किया जाता है।

चरण 1: इनपुट को आधार इकाई में बदलें

तरंग समय: 30 नैनोसेकंड --> 3E-08 दूसरा (रूपांतरण की जाँच करें यहाँ)
प्रचार देरी: 8.01 नैनोसेकंड --> 8.01E-09 दूसरा (रूपांतरण की जाँच करें यहाँ)
क्रिटिकल पाथ पर गेट्स: 11 --> कोई रूपांतरण आवश्यक नहीं है
और-या गेट विलंब: 2.05 नैनोसेकंड --> 2.05E-09 दूसरा (रूपांतरण की जाँच करें यहाँ)

चरण 2: फॉर्मूला का मूल्यांकन करें

फॉर्मूला में इनपुट वैल्यू को तैयार करना

T_xor = T_ripple-(t_pg+(N_gates-1)*T_ao) --> 3E-08-(8.01E-09+(11-1)*2.05E-09)

मूल्यांकन हो रहा है ... ...

T_xor = 1.49E-09

चरण 3: परिणाम को आउटपुट की इकाई में बदलें

1.49E-09 दूसरा -->1.49 नैनोसेकंड (रूपांतरण की जाँच करें यहाँ)

आख़री जवाब

1.49 नैनोसेकंड <-- एक्सओआर विलंब

(गणना 00.004 सेकंड में पूरी हुई)

आप यहाँ हैं -

होम » अभियांत्रिकी » इलेक्ट्रानिक्स » सीएमओएस डिज़ाइन और अनुप्रयोग » ऐरे डेटापथ सबसिस्टम » 'XOR' विलंब

क्रेडिट

के द्वारा बनाई गई शोभित डिमरी

बिपिन त्रिपाठी कुमाऊँ प्रौद्योगिकी संस्थान (BTKIT), द्वाराहाट

शोभित डिमरी ने इस कैलकुलेटर और 900+ अधिक कैलकुलेटर को बनाए है!

के द्वारा सत्यापित उर्वी राठौड़

विश्वकर्मा गवर्नमेंट इंजीनियरिंग कॉलेज (वीजीईसी), अहमदाबाद

उर्वी राठौड़ ने इस कैलकुलेटर और 1900+ को अधिक कैलकुलेटर से सत्यापित किया है!

< ऐरे डेटापथ सबसिस्टम कैलक्युलेटर्स

ग्राउंड कैपेसिटेंस

जाओ ग्राउंड कैपेसिटेंस = ((आक्रामक वोल्टेज*आसन्न धारिता)/पीड़ित वोल्टेज)-आसन्न धारिता

'XOR' विलंब

जाओ एक्सओआर विलंब = तरंग समय-(प्रचार देरी+(क्रिटिकल पाथ पर गेट्स-1)*और-या गेट विलंब)

कैरी-रिपल एडर क्रिटिकल पाथ डिले

जाओ तरंग समय = प्रचार देरी+(क्रिटिकल पाथ पर गेट्स-1)*और-या गेट विलंब+एक्सओआर विलंब

एन-बिट कैरी-स्किप एडर

जाओ एन-बिट कैरी स्किप एडर = एन-इनपुट और गेट*के-इनपुट और गेट

और देखें >>

'XOR' विलंब सूत्र

एक्सओआर विलंब = तरंग समय-(प्रचार देरी+(क्रिटिकल पाथ पर गेट्स-1)*और-या गेट विलंब)
T_xor = T_ripple-(t_pg+(N_gates-1)*T_ao)

क्या है कुंडी?

लैच-अप एक विफलता तंत्र से संबंधित है जिसमें एक परजीवी थाइरिस्टर (जैसे एक परजीवी सिलिकॉन नियंत्रित रेक्टिफायर, या एससीआर) अनजाने में एक सर्किट के भीतर बनाया जाता है, जिससे एक बार गलती से चालू होने या चालू होने पर इसमें से एक उच्च मात्रा में करंट प्रवाहित होता है। . शामिल सर्किट के आधार पर, इस तंत्र द्वारा उत्पादित वर्तमान प्रवाह की मात्रा विद्युत ओवरस्ट्रेस (ईओएस) के कारण डिवाइस के स्थायी विनाश के परिणामस्वरूप काफी बड़ी हो सकती है।

'XOR' विलंब की गणना कैसे करें?

'XOR' विलंब के लिए ऑनलाइन कैलकुलेटर पर, कृपया तरंग समय (T_ripple), कैरी-रिपल एडर सर्किट के रिपल टाइम को महत्वपूर्ण पथ विलंब की गणना के समय के रूप में परिभाषित किया गया है। के रूप में, प्रचार देरी (t_pg), प्रसार विलंब आमतौर पर लॉजिक गेट्स में वृद्धि के समय या गिरावट के समय को संदर्भित करता है। यह वह समय है जो लॉजिक गेट को इनपुट स्थिति में बदलाव के आधार पर अपनी आउटपुट स्थिति बदलने में लगता है। के रूप में, क्रिटिकल पाथ पर गेट्स (N_gates), क्रिटिकल पाथ पर गेट्स को CMOS में एक चक्र समय के दौरान आवश्यक लॉजिक गेट की कुल संख्या के रूप में परिभाषित किया गया है। के रूप में & और-या गेट विलंब (T_ao), ग्रे सेल में AND-OR गेट विलंब को AND/OR गेट में कंप्यूटिंग समय में देरी के रूप में परिभाषित किया गया है जब तर्क इसके माध्यम से पारित किया जाता है। के रूप में डालें। कृपया 'XOR' विलंब गणना को पूर्ण करने के लिए कैलकुलेट बटन का उपयोग करें।

'XOR' विलंब गणना

'XOR' विलंब कैलकुलेटर, एक्सओआर विलंब की गणना करने के लिए XOR Delay = तरंग समय-(प्रचार देरी+(क्रिटिकल पाथ पर गेट्स-1)*और-या गेट विलंब) का उपयोग करता है। 'XOR' विलंब T_xor को 'एक्सओआर' विलंब सूत्र को आउटपुट प्रोसेसिंग के दौरान एक्सओआर लॉजिक गेट द्वारा ली गई देरी या ठहराव के रूप में परिभाषित किया गया है, जब इनपुट को इसके सर्किट में फीड किया जाता है। के रूप में परिभाषित किया गया है। यहाँ 'XOR' विलंब गणना को संख्या में समझा जा सकता है - 2E+9 = 3E-08-(8.01E-09+(11-1)*2.05E-09). आप और अधिक 'XOR' विलंब उदाहरण यहाँ देख सकते हैं -

FAQ

'XOR' विलंब क्या है?

'XOR' विलंब 'एक्सओआर' विलंब सूत्र को आउटपुट प्रोसेसिंग के दौरान एक्सओआर लॉजिक गेट द्वारा ली गई देरी या ठहराव के रूप में परिभाषित किया गया है, जब इनपुट को इसके सर्किट में फीड किया जाता है। है और इसे T_xor = T_ripple-(t_pg+(N_gates-1)*T_ao) या XOR Delay = तरंग समय-(प्रचार देरी+(क्रिटिकल पाथ पर गेट्स-1)*और-या गेट विलंब) के रूप में दर्शाया जाता है।

'XOR' विलंब की गणना कैसे करें?

'XOR' विलंब को 'एक्सओआर' विलंब सूत्र को आउटपुट प्रोसेसिंग के दौरान एक्सओआर लॉजिक गेट द्वारा ली गई देरी या ठहराव के रूप में परिभाषित किया गया है, जब इनपुट को इसके सर्किट में फीड किया जाता है। XOR Delay = तरंग समय-(प्रचार देरी+(क्रिटिकल पाथ पर गेट्स-1)*और-या गेट विलंब) T_xor = T_ripple-(t_pg+(N_gates-1)*T_ao) के रूप में परिभाषित किया गया है। 'XOR' विलंब की गणना करने के लिए, आपको तरंग समय (T_ripple), प्रचार देरी (t_pg), क्रिटिकल पाथ पर गेट्स (N_gates) & और-या गेट विलंब (T_ao) की आवश्यकता है। हमारे टूल के द्वारा, आपको कैरी-रिपल एडर सर्किट के रिपल टाइम को महत्वपूर्ण पथ विलंब की गणना के समय के रूप में परिभाषित किया गया है।, प्रसार विलंब आमतौर पर लॉजिक गेट्स में वृद्धि के समय या गिरावट के समय को संदर्भित करता है। यह वह समय है जो लॉजिक गेट को इनपुट स्थिति में बदलाव के आधार पर अपनी आउटपुट स्थिति बदलने में लगता है।, क्रिटिकल पाथ पर गेट्स को CMOS में एक चक्र समय के दौरान आवश्यक लॉजिक गेट की कुल संख्या के रूप में परिभाषित किया गया है। & ग्रे सेल में AND-OR गेट विलंब को AND/OR गेट में कंप्यूटिंग समय में देरी के रूप में परिभाषित किया गया है जब तर्क इसके माध्यम से पारित किया जाता है। के लिए संबंधित मान दर्ज करने और कैलकुलेट बटन को क्लिक करने की आवश्यकता है।

होम

मुक्त पीडीएफ़

🔍 खोज

श्रेणियाँ

Let Others Know

✖

Facebook

Twitter

Copied!