एलसीएम कैलकुलेटर

निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब कैलकुलेटर

अभियांत्रिकी खेल का मैदान गणित भौतिक विज्ञान अधिक >>

↳

इलेक्ट्रानिक्स इलेक्ट्रॉनिक्स और इंस्ट्रूमेंटेशन नागरिक निर्माण इंजीनियरिंग अधिक >>

⤿

सीएमओएस डिज़ाइन और अनुप्रयोग अंकीय संचार अंतःस्थापित प्रणाली आरएफ माइक्रोइलेक्ट्रॉनिक्स अधिक >>

⤿

सीएमओएस इनवर्टर ऐरे डेटापथ सबसिस्टम सीएमओएस डिज़ाइन विशेषताएँ सीएमओएस पावर मेट्रिक्स अधिक >>

✖इन्वर्टर CMOS लोड कैपेसिटेंस, CMOS इन्वर्टर के आउटपुट द्वारा संचालित कैपेसिटेंस है, जिसमें वायरिंग, कनेक्टेड गेट्स की इनपुट कैपेसिटेंस और पैरासिटिक कैपेसिटेंस शामिल हैं।ⓘ इन्वर्टर CMOS लोड कैपेसिटेंस [C_load]			+10% -10%
✖पीएमओएस का ट्रांसकंडक्टन्स, आउटपुट ड्रेन धारा में परिवर्तन और इनपुट गेट-सोर्स वोल्टेज में परिवर्तन के अनुपात को संदर्भित करता है, जब ड्रेन-सोर्स वोल्टेज स्थिर होता है।ⓘ पीएमओएस का ट्रांसकंडक्टेंस [K_p]			+10% -10%
✖आपूर्ति वोल्टेज से तात्पर्य किसी विद्युत स्रोत द्वारा विद्युत परिपथ या उपकरण को प्रदान किए जाने वाले वोल्टेज स्तर से है, जो विद्युत प्रवाह और संचालन के लिए विभवांतर के रूप में कार्य करता है।ⓘ वोल्टेज आपूर्ति [V_DD]			+10% -10%
✖बॉडी बायस के साथ पीएमओएस के थ्रेसहोल्ड वोल्टेज को पीएमओएस के लिए न्यूनतम आवश्यक गेट वोल्टेज के मूल्य के रूप में परिभाषित किया गया है जब सब्सट्रेट जमीन की क्षमता पर नहीं है।ⓘ बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज [V_T,p]			+10% -10%

✖आउटपुट के निम्न से उच्च में संक्रमण के लिए समय से तात्पर्य किसी उपकरण या सर्किट के आउटपुट टर्मिनल पर सिग्नल द्वारा निम्न वोल्टेज स्तर से उच्च वोल्टेज स्तर में संक्रमण के लिए लिया गया समय है।ⓘ निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब [ζ_PLH]

⎘ कॉपी

👎

सूत्र

✖

निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब

सूत्र

ζ PLH = (\frac{C load}{K p \cdot (V DD - | V T,p |)}) \cdot ((\frac{2 \cdot | V T,p |}{V DD - | V T,p |}) + \ln ((4 \cdot \frac{V DD - | V T,p |}{V DD}) - 1))

उदाहरण

0.006765 ns = (\frac{0.93 fF}{80 µA/V² \cdot (3.3 V - | -0.9 V |)}) \cdot ((\frac{2 \cdot | -0.9 V |}{3.3 V - | -0.9 V |}) + \ln ((4 \cdot \frac{3.3 V - | -0.9 V |}{3.3 V}) - 1))

कैलकुलेटर

LaTeX

रीसेट

👍

डाउनलोड करना सीएमओएस इनवर्टर सूत्र पीडीएफ PDF Image

निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब उपाय

चरण 0: पूर्व-गणना सारांश

प्रयुक्त सूत्र

आउटपुट के निम्न से उच्च में परिवर्तन का समय = (इन्वर्टर CMOS लोड कैपेसिटेंस/(पीएमओएस का ट्रांसकंडक्टेंस*(वोल्टेज आपूर्ति-abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज))))*(((2*abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज))/(वोल्टेज आपूर्ति-abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज)))+ln((4*(वोल्टेज आपूर्ति-abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज))/वोल्टेज आपूर्ति)-1))
ζ_PLH = (C_load/(K_p*(V_DD-abs(V_T,p))))*(((2*abs(V_T,p))/(V_DD-abs(V_T,p)))+ln((4*(V_DD-abs(V_T,p))/V_DD)-1))
यह सूत्र 2 कार्यों, 5 वेरिएबल का उपयोग करता है

उपयोग किए गए कार्य

ln - प्राकृतिक लघुगणक, जिसे आधार e का लघुगणक भी कहा जाता है, प्राकृतिक घातांकीय फलन का व्युत्क्रम फलन है।, ln(Number)
abs - किसी संख्या का निरपेक्ष मान, संख्या रेखा पर शून्य से उसकी दूरी होती है। यह हमेशा एक सकारात्मक मान होता है, क्योंकि यह किसी संख्या की दिशा पर विचार किए बिना उसके परिमाण को दर्शाता है।, abs(Number)

चर

आउटपुट के निम्न से उच्च में परिवर्तन का समय - (में मापा गया दूसरा) - आउटपुट के निम्न से उच्च में संक्रमण के लिए समय से तात्पर्य किसी उपकरण या सर्किट के आउटपुट टर्मिनल पर सिग्नल द्वारा निम्न वोल्टेज स्तर से उच्च वोल्टेज स्तर में संक्रमण के लिए लिया गया समय है।
इन्वर्टर CMOS लोड कैपेसिटेंस - (में मापा गया फैरड) - इन्वर्टर CMOS लोड कैपेसिटेंस, CMOS इन्वर्टर के आउटपुट द्वारा संचालित कैपेसिटेंस है, जिसमें वायरिंग, कनेक्टेड गेट्स की इनपुट कैपेसिटेंस और पैरासिटिक कैपेसिटेंस शामिल हैं।
पीएमओएस का ट्रांसकंडक्टेंस - (में मापा गया एम्पीयर प्रति वर्ग वोल्ट) - पीएमओएस का ट्रांसकंडक्टन्स, आउटपुट ड्रेन धारा में परिवर्तन और इनपुट गेट-सोर्स वोल्टेज में परिवर्तन के अनुपात को संदर्भित करता है, जब ड्रेन-सोर्स वोल्टेज स्थिर होता है।
वोल्टेज आपूर्ति - (में मापा गया वोल्ट) - आपूर्ति वोल्टेज से तात्पर्य किसी विद्युत स्रोत द्वारा विद्युत परिपथ या उपकरण को प्रदान किए जाने वाले वोल्टेज स्तर से है, जो विद्युत प्रवाह और संचालन के लिए विभवांतर के रूप में कार्य करता है।
बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज - (में मापा गया वोल्ट) - बॉडी बायस के साथ पीएमओएस के थ्रेसहोल्ड वोल्टेज को पीएमओएस के लिए न्यूनतम आवश्यक गेट वोल्टेज के मूल्य के रूप में परिभाषित किया गया है जब सब्सट्रेट जमीन की क्षमता पर नहीं है।

चरण 1: इनपुट को आधार इकाई में बदलें

इन्वर्टर CMOS लोड कैपेसिटेंस: 0.93 फेम्टोफैरड --> 9.3E-16 फैरड (रूपांतरण की जाँच करें यहाँ)
पीएमओएस का ट्रांसकंडक्टेंस: 80 माइक्रोएम्पीयर प्रति वर्ग वोल्ट --> 8E-05 एम्पीयर प्रति वर्ग वोल्ट (रूपांतरण की जाँच करें यहाँ)
वोल्टेज आपूर्ति: 3.3 वोल्ट --> 3.3 वोल्ट कोई रूपांतरण आवश्यक नहीं है
बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज: -0.9 वोल्ट --> -0.9 वोल्ट कोई रूपांतरण आवश्यक नहीं है

चरण 2: फॉर्मूला का मूल्यांकन करें

फॉर्मूला में इनपुट वैल्यू को तैयार करना

ζ_PLH = (C_load/(K_p*(V_DD-abs(V_T,p))))*(((2*abs(V_T,p))/(V_DD-abs(V_T,p)))+ln((4*(V_DD-abs(V_T,p))/V_DD)-1)) --> (9.3E-16/(8E-05*(3.3-abs((-0.9)))))*(((2*abs((-0.9)))/(3.3-abs((-0.9))))+ln((4*(3.3-abs((-0.9)))/3.3)-1))

मूल्यांकन हो रहा है ... ...

ζ_PLH = 6.76491283010572E-12

चरण 3: परिणाम को आउटपुट की इकाई में बदलें

6.76491283010572E-12 दूसरा -->0.00676491283010572 नैनोसेकंड (रूपांतरण की जाँच करें यहाँ)

आख़री जवाब

0.00676491283010572 ≈ 0.006765 नैनोसेकंड <-- आउटपुट के निम्न से उच्च में परिवर्तन का समय

(गणना 00.004 सेकंड में पूरी हुई)

आप यहाँ हैं -

होम » अभियांत्रिकी » इलेक्ट्रानिक्स » सीएमओएस डिज़ाइन और अनुप्रयोग » सीएमओएस इनवर्टर » निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब

क्रेडिट

के द्वारा बनाई गई प्रियंका पटेल

लालभाई दलपतभाई कॉलेज ऑफ इंजीनियरिंग (एलडीसीई), अहमदाबाद

प्रियंका पटेल ने इस कैलकुलेटर और 25+ अधिक कैलकुलेटर को बनाए है!

के द्वारा सत्यापित परमिंदर सिंह

चंडीगढ़ विश्वविद्यालय (घन), पंजाब

परमिंदर सिंह ने इस कैलकुलेटर और 500+ को अधिक कैलकुलेटर से सत्यापित किया है!

< सीएमओएस इनवर्टर कैलक्युलेटर्स

अधिकतम इनपुट वोल्टेज CMOS

जाओ अधिकतम इनपुट वोल्टेज CMOS = (2*अधिकतम इनपुट के लिए आउटपुट वोल्टेज+(बिना शारीरिक पूर्वाग्रह के पीएमओएस का थ्रेसहोल्ड वोल्टेज)-वोल्टेज आपूर्ति+ट्रांसकंडक्टन्स अनुपात*बॉडी बायस के बिना एनएमओएस का थ्रेशोल्ड वोल्टेज)/(1+ट्रांसकंडक्टन्स अनुपात)

थ्रेसहोल्ड वोल्टेज सीएमओएस

जाओ सीमा वोल्टेज = (बॉडी बायस के बिना एनएमओएस का थ्रेशोल्ड वोल्टेज+sqrt(1/ट्रांसकंडक्टन्स अनुपात)*(वोल्टेज आपूर्ति+(बिना शारीरिक पूर्वाग्रह के पीएमओएस का थ्रेसहोल्ड वोल्टेज)))/(1+sqrt(1/ट्रांसकंडक्टन्स अनुपात))

सममित सीएमओएस के लिए अधिकतम इनपुट वोल्टेज

जाओ अधिकतम इनपुट वोल्टेज सममित CMOS = (3*वोल्टेज आपूर्ति+2*बॉडी बायस के बिना एनएमओएस का थ्रेशोल्ड वोल्टेज)/8

हाई सिग्नल सीएमओएस के लिए शोर मार्जिन

जाओ उच्च सिग्नल के लिए शोर मार्जिन = अधिकतम आउटपुट वोल्टेज-न्यूनतम इनपुट वोल्टेज

और देखें >>

निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब सूत्र

निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब की गणना कैसे करें?

निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब के लिए ऑनलाइन कैलकुलेटर पर, कृपया इन्वर्टर CMOS लोड कैपेसिटेंस (C_load), इन्वर्टर CMOS लोड कैपेसिटेंस, CMOS इन्वर्टर के आउटपुट द्वारा संचालित कैपेसिटेंस है, जिसमें वायरिंग, कनेक्टेड गेट्स की इनपुट कैपेसिटेंस और पैरासिटिक कैपेसिटेंस शामिल हैं। के रूप में, पीएमओएस का ट्रांसकंडक्टेंस (K_p), पीएमओएस का ट्रांसकंडक्टन्स, आउटपुट ड्रेन धारा में परिवर्तन और इनपुट गेट-सोर्स वोल्टेज में परिवर्तन के अनुपात को संदर्भित करता है, जब ड्रेन-सोर्स वोल्टेज स्थिर होता है। के रूप में, वोल्टेज आपूर्ति (V_DD), आपूर्ति वोल्टेज से तात्पर्य किसी विद्युत स्रोत द्वारा विद्युत परिपथ या उपकरण को प्रदान किए जाने वाले वोल्टेज स्तर से है, जो विद्युत प्रवाह और संचालन के लिए विभवांतर के रूप में कार्य करता है। के रूप में & बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज (V_T,p), बॉडी बायस के साथ पीएमओएस के थ्रेसहोल्ड वोल्टेज को पीएमओएस के लिए न्यूनतम आवश्यक गेट वोल्टेज के मूल्य के रूप में परिभाषित किया गया है जब सब्सट्रेट जमीन की क्षमता पर नहीं है। के रूप में डालें। कृपया निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब गणना को पूर्ण करने के लिए कैलकुलेट बटन का उपयोग करें।

निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब गणना

निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब कैलकुलेटर, आउटपुट के निम्न से उच्च में परिवर्तन का समय की गणना करने के लिए Time for Low to High Transition of Output = (इन्वर्टर CMOS लोड कैपेसिटेंस/(पीएमओएस का ट्रांसकंडक्टेंस*(वोल्टेज आपूर्ति-abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज))))*(((2*abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज))/(वोल्टेज आपूर्ति-abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज)))+ln((4*(वोल्टेज आपूर्ति-abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज))/वोल्टेज आपूर्ति)-1)) का उपयोग करता है। निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब ζ_PLH को निम्न से उच्च आउटपुट संक्रमण के लिए प्रसार विलंब CMOS, CMOS डिवाइस के आउटपुट टर्मिनल पर सिग्नल को निम्न वोल्टेज स्तर से उच्च वोल्टेज स्तर पर संक्रमण करने में लगने वाले समय को संदर्भित करता है। इस देरी में CMOS सर्किट के भीतर गेट देरी और इंटरकनेक्ट देरी जैसे विभिन्न कारक शामिल हैं। के रूप में परिभाषित किया गया है। यहाँ निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब गणना को संख्या में समझा जा सकता है - 6.2E+6 = (9.3E-16/(8E-05*(3.3-abs((-0.9)))))*(((2*abs((-0.9)))/(3.3-abs((-0.9))))+ln((4*(3.3-abs((-0.9)))/3.3)-1)). आप और अधिक निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब उदाहरण यहाँ देख सकते हैं -

FAQ

निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब क्या है?

निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब निम्न से उच्च आउटपुट संक्रमण के लिए प्रसार विलंब CMOS, CMOS डिवाइस के आउटपुट टर्मिनल पर सिग्नल को निम्न वोल्टेज स्तर से उच्च वोल्टेज स्तर पर संक्रमण करने में लगने वाले समय को संदर्भित करता है। इस देरी में CMOS सर्किट के भीतर गेट देरी और इंटरकनेक्ट देरी जैसे विभिन्न कारक शामिल हैं। है और इसे ζ_PLH = (C_load/(K_p*(V_DD-abs(V_T,p))))*(((2*abs(V_T,p))/(V_DD-abs(V_T,p)))+ln((4*(V_DD-abs(V_T,p))/V_DD)-1)) या Time for Low to High Transition of Output = (इन्वर्टर CMOS लोड कैपेसिटेंस/(पीएमओएस का ट्रांसकंडक्टेंस*(वोल्टेज आपूर्ति-abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज))))*(((2*abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज))/(वोल्टेज आपूर्ति-abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज)))+ln((4*(वोल्टेज आपूर्ति-abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज))/वोल्टेज आपूर्ति)-1)) के रूप में दर्शाया जाता है।

निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब की गणना कैसे करें?

निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब को निम्न से उच्च आउटपुट संक्रमण के लिए प्रसार विलंब CMOS, CMOS डिवाइस के आउटपुट टर्मिनल पर सिग्नल को निम्न वोल्टेज स्तर से उच्च वोल्टेज स्तर पर संक्रमण करने में लगने वाले समय को संदर्भित करता है। इस देरी में CMOS सर्किट के भीतर गेट देरी और इंटरकनेक्ट देरी जैसे विभिन्न कारक शामिल हैं। Time for Low to High Transition of Output = (इन्वर्टर CMOS लोड कैपेसिटेंस/(पीएमओएस का ट्रांसकंडक्टेंस*(वोल्टेज आपूर्ति-abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज))))*(((2*abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज))/(वोल्टेज आपूर्ति-abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज)))+ln((4*(वोल्टेज आपूर्ति-abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज))/वोल्टेज आपूर्ति)-1)) ζ_PLH = (C_load/(K_p*(V_DD-abs(V_T,p))))*(((2*abs(V_T,p))/(V_DD-abs(V_T,p)))+ln((4*(V_DD-abs(V_T,p))/V_DD)-1)) के रूप में परिभाषित किया गया है। निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब की गणना करने के लिए, आपको इन्वर्टर CMOS लोड कैपेसिटेंस (C_load), पीएमओएस का ट्रांसकंडक्टेंस (K_p), वोल्टेज आपूर्ति (V_DD) & बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज (V_T,p) की आवश्यकता है। हमारे टूल के द्वारा, आपको इन्वर्टर CMOS लोड कैपेसिटेंस, CMOS इन्वर्टर के आउटपुट द्वारा संचालित कैपेसिटेंस है, जिसमें वायरिंग, कनेक्टेड गेट्स की इनपुट कैपेसिटेंस और पैरासिटिक कैपेसिटेंस शामिल हैं।, पीएमओएस का ट्रांसकंडक्टन्स, आउटपुट ड्रेन धारा में परिवर्तन और इनपुट गेट-सोर्स वोल्टेज में परिवर्तन के अनुपात को संदर्भित करता है, जब ड्रेन-सोर्स वोल्टेज स्थिर होता है।, आपूर्ति वोल्टेज से तात्पर्य किसी विद्युत स्रोत द्वारा विद्युत परिपथ या उपकरण को प्रदान किए जाने वाले वोल्टेज स्तर से है, जो विद्युत प्रवाह और संचालन के लिए विभवांतर के रूप में कार्य करता है। & बॉडी बायस के साथ पीएमओएस के थ्रेसहोल्ड वोल्टेज को पीएमओएस के लिए न्यूनतम आवश्यक गेट वोल्टेज के मूल्य के रूप में परिभाषित किया गया है जब सब्सट्रेट जमीन की क्षमता पर नहीं है। के लिए संबंधित मान दर्ज करने और कैलकुलेट बटन को क्लिक करने की आवश्यकता है।

होम

मुक्त पीडीएफ़

🔍 खोज

श्रेणियाँ

Let Others Know

✖

Facebook

Twitter

Copied!