एलसीएम कैलकुलेटर

उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब कैलकुलेटर

अभियांत्रिकी खेल का मैदान गणित भौतिक विज्ञान अधिक >>

↳

इलेक्ट्रानिक्स इलेक्ट्रॉनिक्स और इंस्ट्रूमेंटेशन नागरिक निर्माण इंजीनियरिंग अधिक >>

⤿

सीएमओएस डिज़ाइन और अनुप्रयोग अंकीय संचार अंतःस्थापित प्रणाली आरएफ माइक्रोइलेक्ट्रॉनिक्स अधिक >>

⤿

सीएमओएस इनवर्टर ऐरे डेटापथ सबसिस्टम सीएमओएस डिज़ाइन विशेषताएँ सीएमओएस पावर मेट्रिक्स अधिक >>

✖इन्वर्टर CMOS लोड कैपेसिटेंस, CMOS इन्वर्टर के आउटपुट द्वारा संचालित कैपेसिटेंस है, जिसमें वायरिंग, कनेक्टेड गेट्स की इनपुट कैपेसिटेंस और पैरासिटिक कैपेसिटेंस शामिल हैं।ⓘ इन्वर्टर CMOS लोड कैपेसिटेंस [C_load]			+10% -10%
✖एनएमओएस का ट्रांसकंडक्टन्स, आउटपुट ड्रेन धारा में परिवर्तन और इनपुट गेट-सोर्स वोल्टेज में परिवर्तन के अनुपात को संदर्भित करता है, जब ड्रेन-सोर्स वोल्टेज स्थिर होता है।ⓘ एनएमओएस का ट्रांसकंडक्टन्स [K_n]			+10% -10%
✖आपूर्ति वोल्टेज से तात्पर्य किसी विद्युत स्रोत द्वारा विद्युत परिपथ या उपकरण को प्रदान किए जाने वाले वोल्टेज स्तर से है, जो विद्युत प्रवाह और संचालन के लिए विभवांतर के रूप में कार्य करता है।ⓘ वोल्टेज आपूर्ति [V_DD]			+10% -10%
✖बॉडी बायस के साथ NMOS का थ्रेशोल्ड वोल्टेज, NMOS ट्रांजिस्टर को स्विच करने के लिए आवश्यक न्यूनतम इनपुट वोल्टेज को संदर्भित करता है, जब सब्सट्रेट (बॉडी) पर एक अतिरिक्त बायस वोल्टेज लागू किया जाता है।ⓘ बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज [V_T,n]			+10% -10%

✖आउटपुट के उच्च से निम्न में संक्रमण के लिए समय से तात्पर्य किसी उपकरण या सर्किट के आउटपुट टर्मिनल पर सिग्नल द्वारा उच्च वोल्टेज स्तर से निम्न वोल्टेज स्तर में संक्रमण के लिए लिया गया समय है।ⓘ उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब [ζ_PHL]

⎘ कॉपी

👎

सूत्र

LaTeX

रीसेट

👍

डाउनलोड करना सीएमओएस इनवर्टर सूत्र पीडीएफ PDF Image

उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब उपाय

चरण 0: पूर्व-गणना सारांश

प्रयुक्त सूत्र

आउटपुट के उच्च से निम्न में परिवर्तन का समय = (इन्वर्टर CMOS लोड कैपेसिटेंस/(एनएमओएस का ट्रांसकंडक्टन्स*(वोल्टेज आपूर्ति-बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज)))*((2*बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज/(वोल्टेज आपूर्ति-बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज))+ln((4*(वोल्टेज आपूर्ति-बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज)/वोल्टेज आपूर्ति)-1))
ζ_PHL = (C_load/(K_n*(V_DD-V_T,n)))*((2*V_T,n/(V_DD-V_T,n))+ln((4*(V_DD-V_T,n)/V_DD)-1))
यह सूत्र 1 कार्यों, 5 वेरिएबल का उपयोग करता है

उपयोग किए गए कार्य

ln - प्राकृतिक लघुगणक, जिसे आधार e का लघुगणक भी कहा जाता है, प्राकृतिक घातांकीय फलन का व्युत्क्रम फलन है।, ln(Number)

चर

आउटपुट के उच्च से निम्न में परिवर्तन का समय - (में मापा गया दूसरा) - आउटपुट के उच्च से निम्न में संक्रमण के लिए समय से तात्पर्य किसी उपकरण या सर्किट के आउटपुट टर्मिनल पर सिग्नल द्वारा उच्च वोल्टेज स्तर से निम्न वोल्टेज स्तर में संक्रमण के लिए लिया गया समय है।
इन्वर्टर CMOS लोड कैपेसिटेंस - (में मापा गया फैरड) - इन्वर्टर CMOS लोड कैपेसिटेंस, CMOS इन्वर्टर के आउटपुट द्वारा संचालित कैपेसिटेंस है, जिसमें वायरिंग, कनेक्टेड गेट्स की इनपुट कैपेसिटेंस और पैरासिटिक कैपेसिटेंस शामिल हैं।
एनएमओएस का ट्रांसकंडक्टन्स - (में मापा गया एम्पीयर प्रति वर्ग वोल्ट) - एनएमओएस का ट्रांसकंडक्टन्स, आउटपुट ड्रेन धारा में परिवर्तन और इनपुट गेट-सोर्स वोल्टेज में परिवर्तन के अनुपात को संदर्भित करता है, जब ड्रेन-सोर्स वोल्टेज स्थिर होता है।
वोल्टेज आपूर्ति - (में मापा गया वोल्ट) - आपूर्ति वोल्टेज से तात्पर्य किसी विद्युत स्रोत द्वारा विद्युत परिपथ या उपकरण को प्रदान किए जाने वाले वोल्टेज स्तर से है, जो विद्युत प्रवाह और संचालन के लिए विभवांतर के रूप में कार्य करता है।
बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज - (में मापा गया वोल्ट) - बॉडी बायस के साथ NMOS का थ्रेशोल्ड वोल्टेज, NMOS ट्रांजिस्टर को स्विच करने के लिए आवश्यक न्यूनतम इनपुट वोल्टेज को संदर्भित करता है, जब सब्सट्रेट (बॉडी) पर एक अतिरिक्त बायस वोल्टेज लागू किया जाता है।

चरण 1: इनपुट को आधार इकाई में बदलें

इन्वर्टर CMOS लोड कैपेसिटेंस: 0.93 फेम्टोफैरड --> 9.3E-16 फैरड (रूपांतरण की जाँच करें यहाँ)
एनएमओएस का ट्रांसकंडक्टन्स: 200 माइक्रोएम्पीयर प्रति वर्ग वोल्ट --> 0.0002 एम्पीयर प्रति वर्ग वोल्ट (रूपांतरण की जाँच करें यहाँ)
वोल्टेज आपूर्ति: 3.3 वोल्ट --> 3.3 वोल्ट कोई रूपांतरण आवश्यक नहीं है
बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज: 0.8 वोल्ट --> 0.8 वोल्ट कोई रूपांतरण आवश्यक नहीं है

चरण 2: फॉर्मूला का मूल्यांकन करें

फॉर्मूला में इनपुट वैल्यू को तैयार करना

ζ_PHL = (C_load/(K_n*(V_DD-V_T,n)))*((2*V_T,n/(V_DD-V_T,n))+ln((4*(V_DD-V_T,n)/V_DD)-1)) --> (9.3E-16/(0.0002*(3.3-0.8)))*((2*0.8/(3.3-0.8))+ln((4*(3.3-0.8)/3.3)-1))

मूल्यांकन हो रहा है ... ...

ζ_PHL = 2.50762420773954E-12

चरण 3: परिणाम को आउटपुट की इकाई में बदलें

2.50762420773954E-12 दूसरा -->0.00250762420773954 नैनोसेकंड (रूपांतरण की जाँच करें यहाँ)

आख़री जवाब

0.00250762420773954 ≈ 0.002508 नैनोसेकंड <-- आउटपुट के उच्च से निम्न में परिवर्तन का समय

(गणना 00.020 सेकंड में पूरी हुई)

आप यहाँ हैं -

होम » अभियांत्रिकी » इलेक्ट्रानिक्स » सीएमओएस डिज़ाइन और अनुप्रयोग » सीएमओएस इनवर्टर » उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब

क्रेडिट

के द्वारा बनाई गई प्रियंका पटेल

लालभाई दलपतभाई कॉलेज ऑफ इंजीनियरिंग (एलडीसीई), अहमदाबाद

प्रियंका पटेल ने इस कैलकुलेटर और 25+ अधिक कैलकुलेटर को बनाए है!

के द्वारा सत्यापित परमिंदर सिंह

चंडीगढ़ विश्वविद्यालय (घन), पंजाब

परमिंदर सिंह ने इस कैलकुलेटर और 500+ को अधिक कैलकुलेटर से सत्यापित किया है!

< सीएमओएस इनवर्टर कैलक्युलेटर्स

अधिकतम इनपुट वोल्टेज CMOS

LaTeX जाओ अधिकतम इनपुट वोल्टेज CMOS = (2*अधिकतम इनपुट के लिए आउटपुट वोल्टेज+(बिना शारीरिक पूर्वाग्रह के पीएमओएस का थ्रेसहोल्ड वोल्टेज)-वोल्टेज आपूर्ति+ट्रांसकंडक्टन्स अनुपात*बॉडी बायस के बिना एनएमओएस का थ्रेशोल्ड वोल्टेज)/(1+ट्रांसकंडक्टन्स अनुपात)

थ्रेसहोल्ड वोल्टेज सीएमओएस

LaTeX जाओ सीमा वोल्टेज = (बॉडी बायस के बिना एनएमओएस का थ्रेशोल्ड वोल्टेज+sqrt(1/ट्रांसकंडक्टन्स अनुपात)*(वोल्टेज आपूर्ति+(बिना शारीरिक पूर्वाग्रह के पीएमओएस का थ्रेसहोल्ड वोल्टेज)))/(1+sqrt(1/ट्रांसकंडक्टन्स अनुपात))

सममित सीएमओएस के लिए अधिकतम इनपुट वोल्टेज

LaTeX जाओ अधिकतम इनपुट वोल्टेज सममित CMOS = (3*वोल्टेज आपूर्ति+2*बॉडी बायस के बिना एनएमओएस का थ्रेशोल्ड वोल्टेज)/8

हाई सिग्नल सीएमओएस के लिए शोर मार्जिन

LaTeX जाओ उच्च सिग्नल के लिए शोर मार्जिन = अधिकतम आउटपुट वोल्टेज-न्यूनतम इनपुट वोल्टेज

और देखें >>

उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब सूत्र

LaTeX जाओ

उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब की गणना कैसे करें?

उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब के लिए ऑनलाइन कैलकुलेटर पर, कृपया इन्वर्टर CMOS लोड कैपेसिटेंस (C_load), इन्वर्टर CMOS लोड कैपेसिटेंस, CMOS इन्वर्टर के आउटपुट द्वारा संचालित कैपेसिटेंस है, जिसमें वायरिंग, कनेक्टेड गेट्स की इनपुट कैपेसिटेंस और पैरासिटिक कैपेसिटेंस शामिल हैं। के रूप में, एनएमओएस का ट्रांसकंडक्टन्स (K_n), एनएमओएस का ट्रांसकंडक्टन्स, आउटपुट ड्रेन धारा में परिवर्तन और इनपुट गेट-सोर्स वोल्टेज में परिवर्तन के अनुपात को संदर्भित करता है, जब ड्रेन-सोर्स वोल्टेज स्थिर होता है। के रूप में, वोल्टेज आपूर्ति (V_DD), आपूर्ति वोल्टेज से तात्पर्य किसी विद्युत स्रोत द्वारा विद्युत परिपथ या उपकरण को प्रदान किए जाने वाले वोल्टेज स्तर से है, जो विद्युत प्रवाह और संचालन के लिए विभवांतर के रूप में कार्य करता है। के रूप में & बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज (V_T,n), बॉडी बायस के साथ NMOS का थ्रेशोल्ड वोल्टेज, NMOS ट्रांजिस्टर को स्विच करने के लिए आवश्यक न्यूनतम इनपुट वोल्टेज को संदर्भित करता है, जब सब्सट्रेट (बॉडी) पर एक अतिरिक्त बायस वोल्टेज लागू किया जाता है। के रूप में डालें। कृपया उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब गणना को पूर्ण करने के लिए कैलकुलेट बटन का उपयोग करें।

उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब गणना

उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब कैलकुलेटर, आउटपुट के उच्च से निम्न में परिवर्तन का समय की गणना करने के लिए Time for High to Low Transition of Output = (इन्वर्टर CMOS लोड कैपेसिटेंस/(एनएमओएस का ट्रांसकंडक्टन्स*(वोल्टेज आपूर्ति-बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज)))*((2*बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज/(वोल्टेज आपूर्ति-बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज))+ln((4*(वोल्टेज आपूर्ति-बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज)/वोल्टेज आपूर्ति)-1)) का उपयोग करता है। उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब ζ_PHL को उच्च से निम्न आउटपुट संक्रमण के लिए प्रसार विलंब CMOS CMOS डिवाइस के आउटपुट टर्मिनल पर सिग्नल को उच्च वोल्टेज स्तर से निम्न वोल्टेज स्तर पर संक्रमण करने में लगने वाले समय को संदर्भित करता है। इसमें लॉजिक गेट्स, इंटरकनेक्ट्स और पैरासिटिक कैपेसिटेंस के कारण होने वाली देरी शामिल है। के रूप में परिभाषित किया गया है। यहाँ उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब गणना को संख्या में समझा जा सकता है - 2.3E+6 = (9.3E-16/(0.0002*(3.3-0.8)))*((2*0.8/(3.3-0.8))+ln((4*(3.3-0.8)/3.3)-1)). आप और अधिक उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब उदाहरण यहाँ देख सकते हैं -

FAQ

उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब क्या है?

उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब उच्च से निम्न आउटपुट संक्रमण के लिए प्रसार विलंब CMOS CMOS डिवाइस के आउटपुट टर्मिनल पर सिग्नल को उच्च वोल्टेज स्तर से निम्न वोल्टेज स्तर पर संक्रमण करने में लगने वाले समय को संदर्भित करता है। इसमें लॉजिक गेट्स, इंटरकनेक्ट्स और पैरासिटिक कैपेसिटेंस के कारण होने वाली देरी शामिल है। है और इसे ζ_PHL = (C_load/(K_n*(V_DD-V_T,n)))*((2*V_T,n/(V_DD-V_T,n))+ln((4*(V_DD-V_T,n)/V_DD)-1)) या Time for High to Low Transition of Output = (इन्वर्टर CMOS लोड कैपेसिटेंस/(एनएमओएस का ट्रांसकंडक्टन्स*(वोल्टेज आपूर्ति-बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज)))*((2*बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज/(वोल्टेज आपूर्ति-बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज))+ln((4*(वोल्टेज आपूर्ति-बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज)/वोल्टेज आपूर्ति)-1)) के रूप में दर्शाया जाता है।

उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब की गणना कैसे करें?

उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब को उच्च से निम्न आउटपुट संक्रमण के लिए प्रसार विलंब CMOS CMOS डिवाइस के आउटपुट टर्मिनल पर सिग्नल को उच्च वोल्टेज स्तर से निम्न वोल्टेज स्तर पर संक्रमण करने में लगने वाले समय को संदर्भित करता है। इसमें लॉजिक गेट्स, इंटरकनेक्ट्स और पैरासिटिक कैपेसिटेंस के कारण होने वाली देरी शामिल है। Time for High to Low Transition of Output = (इन्वर्टर CMOS लोड कैपेसिटेंस/(एनएमओएस का ट्रांसकंडक्टन्स*(वोल्टेज आपूर्ति-बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज)))*((2*बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज/(वोल्टेज आपूर्ति-बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज))+ln((4*(वोल्टेज आपूर्ति-बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज)/वोल्टेज आपूर्ति)-1)) ζ_PHL = (C_load/(K_n*(V_DD-V_T,n)))*((2*V_T,n/(V_DD-V_T,n))+ln((4*(V_DD-V_T,n)/V_DD)-1)) के रूप में परिभाषित किया गया है। उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब की गणना करने के लिए, आपको इन्वर्टर CMOS लोड कैपेसिटेंस (C_load), एनएमओएस का ट्रांसकंडक्टन्स (K_n), वोल्टेज आपूर्ति (V_DD) & बॉडी बायस के साथ एनएमओएस का थ्रेशोल्ड वोल्टेज (V_T,n) की आवश्यकता है। हमारे टूल के द्वारा, आपको इन्वर्टर CMOS लोड कैपेसिटेंस, CMOS इन्वर्टर के आउटपुट द्वारा संचालित कैपेसिटेंस है, जिसमें वायरिंग, कनेक्टेड गेट्स की इनपुट कैपेसिटेंस और पैरासिटिक कैपेसिटेंस शामिल हैं।, एनएमओएस का ट्रांसकंडक्टन्स, आउटपुट ड्रेन धारा में परिवर्तन और इनपुट गेट-सोर्स वोल्टेज में परिवर्तन के अनुपात को संदर्भित करता है, जब ड्रेन-सोर्स वोल्टेज स्थिर होता है।, आपूर्ति वोल्टेज से तात्पर्य किसी विद्युत स्रोत द्वारा विद्युत परिपथ या उपकरण को प्रदान किए जाने वाले वोल्टेज स्तर से है, जो विद्युत प्रवाह और संचालन के लिए विभवांतर के रूप में कार्य करता है। & बॉडी बायस के साथ NMOS का थ्रेशोल्ड वोल्टेज, NMOS ट्रांजिस्टर को स्विच करने के लिए आवश्यक न्यूनतम इनपुट वोल्टेज को संदर्भित करता है, जब सब्सट्रेट (बॉडी) पर एक अतिरिक्त बायस वोल्टेज लागू किया जाता है। के लिए संबंधित मान दर्ज करने और कैलकुलेट बटन को क्लिक करने की आवश्यकता है।

होम

मुक्त पीडीएफ़

🔍 खोज

श्रेणियाँ

Let Others Know

✖

Facebook

Twitter

Copied!