आउटपुट क्लॉक चरण PLL कैलकुलेटर

आउटपुट क्लॉक चरण PLL को आउटपुट क्लॉक चरण पीएलएल फॉर्मूला की गणना उच्च और निम्न स्थिति के बीच दोलनों द्वारा की जाती है और डिजिटल सर्किट की क्रियाओं को समन्वयित करने के लिए मेट्रोनोम की तरह उपयोग किया जाता है। एक घड़ी सिग्नल एक घड़ी जनरेटर द्वारा उत्पन्न होता है। यह फॉर्मूला इलेक्ट्रॉनिक्स और विशेष रूप से सिंक्रोनस डिजिटल सर्किट, एक क्लॉक सिग्नल (ऐतिहासिक रूप से लॉजिक बीट के रूप में भी जाना जाता है) में लागू होता है। PLL Output Clock Phase = स्थानांतरण फ़ंक्शन पीएलएल*इनपुट संदर्भ घड़ी चरण Φ_out = H_s*ΔΦ_in के रूप में परिभाषित किया गया है। आउटपुट क्लॉक चरण PLL की गणना करने के लिए, आपको स्थानांतरण फ़ंक्शन पीएलएल (H_s) & इनपुट संदर्भ घड़ी चरण (ΔΦ_in) की आवश्यकता है। हमारे टूल के द्वारा, आपको ट्रांसफर फ़ंक्शन पीएलएल को आउटपुट चरण घड़ी और इनपुट संदर्भ घड़ी के अनुपात के रूप में परिभाषित किया गया है। & इनपुट संदर्भ घड़ी चरण को एक तर्क संक्रमण के रूप में परिभाषित किया गया है, जो एक तुल्यकालिक तत्व पर घड़ी पिन पर लागू होने पर डेटा कैप्चर करता है। के लिए संबंधित मान दर्ज करने और कैलकुलेट बटन को क्लिक करने की आवश्यकता है।