दो संख्या का एलसीएम

आउटपुट घड़ी चरण कैलकुलेटर

अभियांत्रिकी खेल का मैदान गणित भौतिक विज्ञान अधिक >>

↳

इलेक्ट्रानिक्स इलेक्ट्रॉनिक्स और इंस्ट्रूमेंटेशन नागरिक निर्माण इंजीनियरिंग अधिक >>

⤿

सीएमओएस डिज़ाइन और अनुप्रयोग अंकीय संचार अंतःस्थापित प्रणाली आरएफ माइक्रोइलेक्ट्रॉनिक्स अधिक >>

⤿

सीएमओएस डिज़ाइन विशेषताएँ ऐरे डेटापथ सबसिस्टम सीएमओएस इनवर्टर सीएमओएस पावर मेट्रिक्स अधिक >>

✖वीसीओ नियंत्रण वोल्टेज वीसीओ में स्वीकार्य वोल्टेज है।ⓘ वीसीओ नियंत्रण वोल्टेज [V_ctrl]			+10% -10%
✖वीसीओ गेन ट्यूनिंग गेन है और नियंत्रण सिग्नल में मौजूद शोर चरण शोर को प्रभावित करता है।ⓘ वीसीओ लाभ [K_vco]			+10% -10%

✖आउटपुट क्लॉक चरण एक घड़ी संकेत है जो उच्च और निम्न स्थिति के बीच दोलन करता है और डिजिटल सर्किट की क्रियाओं को समन्वयित करने के लिए मेट्रोनोम की तरह उपयोग किया जाता है।ⓘ आउटपुट घड़ी चरण [Φ_out]

⎘ कॉपी

👎

सूत्र

LaTeX

रीसेट

👍

डाउनलोड करना सीएमओएस डिज़ाइन विशेषताएँ सूत्र पीडीएफ PDF Image

आउटपुट घड़ी चरण उपाय

चरण 0: पूर्व-गणना सारांश

प्रयुक्त सूत्र

आउटपुट क्लॉक चरण = 2*pi*वीसीओ नियंत्रण वोल्टेज*वीसीओ लाभ
Φ_out = 2*pi*V_ctrl*K_vco
यह सूत्र 1 स्थिरांक, 3 वेरिएबल का उपयोग करता है

लगातार इस्तेमाल किया

pi - आर्किमिडीज़ का स्थिरांक मान लिया गया 3.14159265358979323846264338327950288

चर

आउटपुट क्लॉक चरण - आउटपुट क्लॉक चरण एक घड़ी संकेत है जो उच्च और निम्न स्थिति के बीच दोलन करता है और डिजिटल सर्किट की क्रियाओं को समन्वयित करने के लिए मेट्रोनोम की तरह उपयोग किया जाता है।
वीसीओ नियंत्रण वोल्टेज - (में मापा गया वोल्ट) - वीसीओ नियंत्रण वोल्टेज वीसीओ में स्वीकार्य वोल्टेज है।
वीसीओ लाभ - वीसीओ गेन ट्यूनिंग गेन है और नियंत्रण सिग्नल में मौजूद शोर चरण शोर को प्रभावित करता है।

चरण 1: इनपुट को आधार इकाई में बदलें

वीसीओ नियंत्रण वोल्टेज: 7 वोल्ट --> 7 वोल्ट कोई रूपांतरण आवश्यक नहीं है
वीसीओ लाभ: 0.01 --> कोई रूपांतरण आवश्यक नहीं है

चरण 2: फॉर्मूला का मूल्यांकन करें

फॉर्मूला में इनपुट वैल्यू को तैयार करना

Φ_out = 2*pi*V_ctrl*K_vco --> 2*pi*7*0.01

मूल्यांकन हो रहा है ... ...

Φ_out = 0.439822971502571

चरण 3: परिणाम को आउटपुट की इकाई में बदलें

0.439822971502571 --> कोई रूपांतरण आवश्यक नहीं है

आख़री जवाब

0.439822971502571 ≈ 0.439823 <-- आउटपुट क्लॉक चरण

(गणना 00.004 सेकंड में पूरी हुई)

आप यहाँ हैं -

होम » अभियांत्रिकी » इलेक्ट्रानिक्स » सीएमओएस डिज़ाइन और अनुप्रयोग » सीएमओएस डिज़ाइन विशेषताएँ » आउटपुट घड़ी चरण

क्रेडिट

के द्वारा बनाई गई शोभित डिमरी

बिपिन त्रिपाठी कुमाऊँ प्रौद्योगिकी संस्थान (BTKIT), द्वाराहाट

शोभित डिमरी ने इस कैलकुलेटर और 900+ अधिक कैलकुलेटर को बनाए है!

के द्वारा सत्यापित उर्वी राठौड़

विश्वकर्मा गवर्नमेंट इंजीनियरिंग कॉलेज (वीजीईसी), अहमदाबाद

उर्वी राठौड़ ने इस कैलकुलेटर और 1900+ को अधिक कैलकुलेटर से सत्यापित किया है!

< सीएमओएस डिज़ाइन विशेषताएँ कैलक्युलेटर्स

अंतर्निहित क्षमता

LaTeX जाओ अंतर्निहित क्षमता = थर्मल वोल्टेज*ln((स्वीकर्ता एकाग्रता*दाता एकाग्रता)/(आंतरिक इलेक्ट्रॉन एकाग्रता^2))

फ्रीक्वेंसी क्लॉक में बदलाव

LaTeX जाओ घड़ी की आवृत्ति में परिवर्तन = वीसीओ लाभ*वीसीओ नियंत्रण वोल्टेज

संकरा ओनपाथ

LaTeX जाओ कैपेसिटेंस ऑनपाथ = चरण में कुल धारिता-कैपेसिटेंस ऑफपाथ

स्थैतिक वर्तमान

LaTeX जाओ स्थैतिक धारा = स्थैतिक शक्ति/बेस कलेक्टर वोल्टेज

और देखें >>

आउटपुट घड़ी चरण सूत्र

LaTeX जाओ

आउटपुट क्लॉक चरण = 2*pi*वीसीओ नियंत्रण वोल्टेज*वीसीओ लाभ
Φ_out = 2*pi*V_ctrl*K_vco

जटर संचय क्या है?

एक्यूट रीडर्स देख सकते हैं कि कंट्रोल वोल्टेज में बदलाव तुरंत VCO के क्लॉक फेज को शिफ्ट नहीं करता है। चरण बल्कि नियंत्रण वोल्टेज के समय-एकीकरण के साथ बदलता है। दूसरे शब्दों में, VCO के चरण को बदलने में समय लगता है। इस विशेषता को अक्सर संचित घटना कहा जाता है जिसे घबराना संचय कहा जाता है।

आउटपुट घड़ी चरण की गणना कैसे करें?

आउटपुट घड़ी चरण के लिए ऑनलाइन कैलकुलेटर पर, कृपया वीसीओ नियंत्रण वोल्टेज (V_ctrl), वीसीओ नियंत्रण वोल्टेज वीसीओ में स्वीकार्य वोल्टेज है। के रूप में & वीसीओ लाभ (K_vco), वीसीओ गेन ट्यूनिंग गेन है और नियंत्रण सिग्नल में मौजूद शोर चरण शोर को प्रभावित करता है। के रूप में डालें। कृपया आउटपुट घड़ी चरण गणना को पूर्ण करने के लिए कैलकुलेट बटन का उपयोग करें।

आउटपुट घड़ी चरण गणना

आउटपुट घड़ी चरण कैलकुलेटर, आउटपुट क्लॉक चरण की गणना करने के लिए Output Clock Phase = 2*pi*वीसीओ नियंत्रण वोल्टेज*वीसीओ लाभ का उपयोग करता है। आउटपुट घड़ी चरण Φ_out को आउटपुट क्लॉक फ़ेज़ फॉर्मूला को FPGA के पिन पर घड़ी से लगने वाले समय के रूप में परिभाषित किया गया है, FPGA पर आउटपुट सिग्नल के लिए। के रूप में परिभाषित किया गया है। यहाँ आउटपुट घड़ी चरण गणना को संख्या में समझा जा सकता है - 0.439823 = 2*pi*7*0.01. आप और अधिक आउटपुट घड़ी चरण उदाहरण यहाँ देख सकते हैं -

FAQ

आउटपुट घड़ी चरण क्या है?

आउटपुट घड़ी चरण आउटपुट क्लॉक फ़ेज़ फॉर्मूला को FPGA के पिन पर घड़ी से लगने वाले समय के रूप में परिभाषित किया गया है, FPGA पर आउटपुट सिग्नल के लिए। है और इसे Φ_out = 2*pi*V_ctrl*K_vco या Output Clock Phase = 2*pi*वीसीओ नियंत्रण वोल्टेज*वीसीओ लाभ के रूप में दर्शाया जाता है।

आउटपुट घड़ी चरण की गणना कैसे करें?

आउटपुट घड़ी चरण को आउटपुट क्लॉक फ़ेज़ फॉर्मूला को FPGA के पिन पर घड़ी से लगने वाले समय के रूप में परिभाषित किया गया है, FPGA पर आउटपुट सिग्नल के लिए। Output Clock Phase = 2*pi*वीसीओ नियंत्रण वोल्टेज*वीसीओ लाभ Φ_out = 2*pi*V_ctrl*K_vco के रूप में परिभाषित किया गया है। आउटपुट घड़ी चरण की गणना करने के लिए, आपको वीसीओ नियंत्रण वोल्टेज (V_ctrl) & वीसीओ लाभ (K_vco) की आवश्यकता है। हमारे टूल के द्वारा, आपको वीसीओ नियंत्रण वोल्टेज वीसीओ में स्वीकार्य वोल्टेज है। & वीसीओ गेन ट्यूनिंग गेन है और नियंत्रण सिग्नल में मौजूद शोर चरण शोर को प्रभावित करता है। के लिए संबंधित मान दर्ज करने और कैलकुलेट बटन को क्लिक करने की आवश्यकता है।

होम

मुक्त पीडीएफ़

🔍 खोज

श्रेणियाँ

Let Others Know

✖

Facebook

Twitter

Copied!