ग्रे सेल में AND-OR गेट की देरी की गणना कैसे करें?
ग्रे सेल में AND-OR गेट की देरी के लिए ऑनलाइन कैलकुलेटर पर, कृपया गंभीर पथ विलंब (Tdelay), महत्वपूर्ण पथ विलंब शिफ्टर, सशर्त पूरक (घटाव के लिए), योजक और रजिस्टर की देरी का योग है। के रूप में, कुल प्रसार विलंब (tpd), कुल प्रसार विलंब आमतौर पर लॉजिक गेट्स में वृद्धि समय या गिरावट समय को संदर्भित करता है। यह वह समय है जो लॉजिक गेट को इनपुट स्थिति में बदलाव के आधार पर अपनी आउटपुट स्थिति बदलने में लगता है। के रूप में, एक्सओआर गेट विलंब (tXOR), XOR गेट विलंब को XOR के गेटों की 2 देरी के रूप में परिभाषित किया गया है, क्योंकि वे वास्तव में ANDs और ORs के संयोजन से बने हैं। के रूप में & क्रिटिकल पाथ पर गेट्स (Ngates), क्रिटिकल पाथ पर गेट्स को CMOS में एक चक्र समय के दौरान आवश्यक लॉजिक गेट की कुल संख्या के रूप में परिभाषित किया गया है। के रूप में डालें। कृपया ग्रे सेल में AND-OR गेट की देरी गणना को पूर्ण करने के लिए कैलकुलेट बटन का उपयोग करें।
ग्रे सेल में AND-OR गेट की देरी गणना
ग्रे सेल में AND-OR गेट की देरी कैलकुलेटर, AND OR गेट का विलंब की गणना करने के लिए Delay of AND OR Gate = (गंभीर पथ विलंब-कुल प्रसार विलंब-एक्सओआर गेट विलंब)/(क्रिटिकल पाथ पर गेट्स-1) का उपयोग करता है। ग्रे सेल में AND-OR गेट की देरी tAO को ग्रे सेल फॉर्मूला में AND-OR गेट की देरी को AND/OR गेट में समय की गणना में देरी के रूप में परिभाषित किया जाता है जब कोई तर्क इसके माध्यम से गुजरता है। के रूप में परिभाषित किया गया है। यहाँ ग्रे सेल में AND-OR गेट की देरी गणना को संख्या में समझा जा सकता है - 2.2E+10 = (3E-07-7.1E-08-3.2E-08)/(10-1). आप और अधिक ग्रे सेल में AND-OR गेट की देरी उदाहरण यहाँ देख सकते हैं -