श्रृंखला में दो इनवर्टर के लिए विलंब कैलकुलेटर

श्रृंखला में दो इनवर्टर के लिए विलंब को डिजिटल सर्किट में श्रृंखला में दो इनवर्टर के लिए विलंब डिजिटल लॉजिक डिजाइन में एक मौलिक अवधारणा है। यह उस समय को संदर्भित करता है जो एक सिग्नल को लगातार दो इन्वर्टर चरणों के माध्यम से प्रसारित होने में लगता है। यह विलंब तर्क पथ के समग्र प्रसार विलंब को निर्धारित करने में महत्वपूर्ण है और अंततः सर्किट के प्रदर्शन को प्रभावित करता है। Delay of Chains = विद्युत प्रयास 1+विद्युत प्रयास 2+2*इन्वर्टर पावर D_C = h₁+h₂+2*P_inv के रूप में परिभाषित किया गया है। श्रृंखला में दो इनवर्टर के लिए विलंब की गणना करने के लिए, आपको विद्युत प्रयास 1 (h₁), विद्युत प्रयास 2 (h₂) & इन्वर्टर पावर (P_inv) की आवश्यकता है। हमारे टूल के द्वारा, आपको एक नेटवर्क के माध्यम से पथ के साथ विद्युत प्रयास 1 बस उस समाई का अनुपात है जो पथ में अंतिम लॉजिक गेट को पथ में पहले गेट के इनपुट कैपेसिटेंस से लोड करता है।, एक नेटवर्क के माध्यम से पथ के साथ इलेक्ट्रिक प्रयास 2 बस उस कैपेसिटेंस का अनुपात है जो पथ में अंतिम लॉजिक गेट को पथ में पहले गेट के इनपुट कैपेसिटेंस पर लोड करता है। & इन्वर्टर पावर इन्वर्टर द्वारा प्रदान की जाने वाली शक्ति है। के लिए संबंधित मान दर्ज करने और कैलकुलेट बटन को क्लिक करने की आवश्यकता है।