कैरी-स्किप अडर डेलय की गणना कैसे करें?
कैरी-स्किप अडर डेलय के लिए ऑनलाइन कैलकुलेटर पर, कृपया प्रचार देरी (tpg), प्रसार विलंब आमतौर पर लॉजिक गेट्स में वृद्धि के समय या गिरावट के समय को संदर्भित करता है। यह वह समय है जो लॉजिक गेट को इनपुट स्थिति में बदलाव के आधार पर अपनी आउटपुट स्थिति बदलने में लगता है। के रूप में, एन-इनपुट और गेट (n), एन-इनपुट AND गेट को वांछनीय आउटपुट के लिए AND लॉजिक गेट में इनपुट की संख्या के रूप में परिभाषित किया गया है। के रूप में, और-या गेट विलंब (Tao), ग्रे सेल में AND-OR गेट विलंब को AND/OR गेट में कंप्यूटिंग समय में देरी के रूप में परिभाषित किया गया है जब तर्क इसके माध्यम से पारित किया जाता है। के रूप में, के-इनपुट और गेट (K), K-इनपुट AND गेट को तार्किक गेटों के बीच AND गेट में kth इनपुट के रूप में परिभाषित किया गया है। के रूप में, मल्टीप्लेक्सर विलंब (tmux), मल्टीप्लेक्सर विलंब मल्टीप्लेक्सर का प्रसार विलंब है। यह न्यूनतम संख्या में पीएमओएस और एनएमओएस, न्यूनतम विलंब और न्यूनतम बिजली अपव्यय प्रदर्शित करता है। के रूप में & एक्सओआर विलंब (Txor), XOR विलंब XOR गेट का प्रसार विलंब है। के रूप में डालें। कृपया कैरी-स्किप अडर डेलय गणना को पूर्ण करने के लिए कैलकुलेट बटन का उपयोग करें।
कैरी-स्किप अडर डेलय गणना
कैरी-स्किप अडर डेलय कैलकुलेटर, कैरी-स्किप योजक विलंब की गणना करने के लिए Carry-Skip Adder Delay = प्रचार देरी+2*(एन-इनपुट और गेट-1)*और-या गेट विलंब+(के-इनपुट और गेट-1)*मल्टीप्लेक्सर विलंब+एक्सओआर विलंब का उपयोग करता है। कैरी-स्किप अडर डेलय Tskip को कैरी-स्किप अडर डेलय फॉर्मूला को CPAs के महत्वपूर्ण पथ के रूप में परिभाषित किया गया है, जिसमें माना जाता है कि प्रत्येक योजक के प्रत्येक बिट के लिए एक गेट या ट्रांजिस्टर शामिल है, जो बड़े योजक के लिए धीमा हो सकता है। के रूप में परिभाषित किया गया है। यहाँ कैरी-स्किप अडर डेलय गणना को संख्या में समझा जा सकता है - 3.4E+10 = 8.01E-09+2*(2-1)*2.05E-09+(7-1)*3.45E-09+1.49E-09. आप और अधिक कैरी-स्किप अडर डेलय उदाहरण यहाँ देख सकते हैं -