Gain VCDL Calculatrice

✖Délai de faible écart où un écart type faible indique que les valeurs ont tendance à être proches de la moyenne de l'ensemble, tandis qu'un écart type élevé indique que les valeurs sont réparties sur une plage plus large.ⓘ Délai de petit écart [ΔT_out]			+10% -10%
✖La ligne à retard contrôlée en tension est définie comme un circuit à retard contrôlé en tension comprenant des circuits à retard inverseurs de type n dans un circuit à boucle à verrouillage de phase (PLL) et une ligne à retard contrôlée en tension (VCDL).ⓘ Ligne à retard contrôlée en tension [ΔV_ctrl]			+10% -10%

✖Le gain VCDL est le gain de sortie de l'entrée à la sortie.ⓘ Gain VCDL [K_vcdl]

⎘ Copie

👎

Formule

LaTeX

Réinitialiser

👍

Télécharger Caractéristiques du retard CMOS Formules PDF PDF Image

Gain VCDL Solution

ÉTAPE 0: Résumé du pré-calcul

Formule utilisée

Gain VDL = Délai de petit écart/Ligne à retard contrôlée en tension
K_vcdl = ΔT_out/ΔV_ctrl
Cette formule utilise 3 Variables

Variables utilisées

Gain VDL - Le gain VCDL est le gain de sortie de l'entrée à la sortie.
Délai de petit écart - Délai de faible écart où un écart type faible indique que les valeurs ont tendance à être proches de la moyenne de l'ensemble, tandis qu'un écart type élevé indique que les valeurs sont réparties sur une plage plus large.
Ligne à retard contrôlée en tension - (Mesuré en Volt) - La ligne à retard contrôlée en tension est définie comme un circuit à retard contrôlé en tension comprenant des circuits à retard inverseurs de type n dans un circuit à boucle à verrouillage de phase (PLL) et une ligne à retard contrôlée en tension (VCDL).

ÉTAPE 1: Convertir les entrées en unité de base

Délai de petit écart: 8 --> Aucune conversion requise
Ligne à retard contrôlée en tension: 2 Volt --> 2 Volt Aucune conversion requise

ÉTAPE 2: Évaluer la formule

Remplacement des valeurs d'entrée dans la formule

K_vcdl = ΔT_out/ΔV_ctrl --> 8/2

Évaluer ... ...

K_vcdl = 4

ÉTAPE 3: Convertir le résultat en unité de sortie

4 --> Aucune conversion requise

RÉPONSE FINALE

4 <-- Gain VDL

(Calcul effectué en 00.004 secondes)

Tu es là -

Accueil » Ingénierie » Électronique » Conception et applications CMOS » Caractéristiques du retard CMOS » Gain VCDL

Crédits

Créé par Shobhit Dimri

Institut de technologie Bipin Tripathi Kumaon (BTKIT), Dwarahat

Shobhit Dimri a créé cette calculatrice et 900+ autres calculatrices!

Vérifié par Urvi Rathod

Collège d'ingénierie du gouvernement de Vishwakarma (VGEC), Ahmedabad

Urvi Rathod a validé cette calculatrice et 1900+ autres calculatrices!

< Caractéristiques du retard CMOS Calculatrices

Retard normalisé

LaTeX Aller Délai normalisé = Délai de propagation total/Capacité de retard de propagation

Taux de bord

LaTeX Aller Taux de bord = (Temps de montée+Temps d'automne)/2

Temps d'automne

LaTeX Aller Temps d'automne = 2*Taux de bord-Temps de montée

Temps de montée

LaTeX Aller Temps de montée = 2*Taux de bord-Temps d'automne

Gain VCDL Formule

LaTeX Aller

Gain VDL = Délai de petit écart/Ligne à retard contrôlée en tension
K_vcdl = ΔT_out/ΔV_ctrl

Qu'est-ce que Delay Line?

La ligne à retard variable ajuste le retard entre ses horloges d'entrée et de sortie comme indiqué par l'entrée de commande. L'entrée de commande peut être une tension, un courant, un nombre numérique, etc. Une ligne à retard commandée en tension (VCDL) est couramment utilisée.

Accueil

GRATUIT PDF

🔍 Chercher

Catégories

Let Others Know

✖

Facebook

Twitter

Copied!