Retard de propagation pour les CMOS de transition de faible à haut rendement Solution

ÉTAPE 0: Résumé du pré-calcul
Formule utilisée
Temps de transition de faible à élevée de la sortie = (Capacité de charge CMOS de l'onduleur/(Transconductance du PMOS*(Tension d'alimentation-abs(Tension seuil du PMOS avec polarisation corporelle))))*(((2*abs(Tension seuil du PMOS avec polarisation corporelle))/(Tension d'alimentation-abs(Tension seuil du PMOS avec polarisation corporelle)))+ln((4*(Tension d'alimentation-abs(Tension seuil du PMOS avec polarisation corporelle))/Tension d'alimentation)-1))
ζPLH = (Cload/(Kp*(VDD-abs(VT,p))))*(((2*abs(VT,p))/(VDD-abs(VT,p)))+ln((4*(VDD-abs(VT,p))/VDD)-1))
Cette formule utilise 2 Les fonctions, 5 Variables
Fonctions utilisées
ln - Le logarithme naturel, également connu sous le nom de logarithme de base e, est la fonction inverse de la fonction exponentielle naturelle., ln(Number)
abs - La valeur absolue d'un nombre correspond à sa distance par rapport à zéro sur la droite numérique. Il s'agit toujours d'une valeur positive, car elle représente la grandeur d'un nombre sans tenir compte de sa direction., abs(Number)
Variables utilisées
Temps de transition de faible à élevée de la sortie - (Mesuré en Deuxième) - Le temps de transition de sortie faible à élevée fait référence à la durée nécessaire à un signal à la borne de sortie d'un appareil ou d'un circuit pour passer d'un niveau de tension faible à un niveau de tension élevé.
Capacité de charge CMOS de l'onduleur - (Mesuré en Farad) - La capacité de charge CMOS de l'onduleur est la capacité pilotée par la sortie d'un onduleur CMOS, y compris le câblage, les capacités d'entrée des portes connectées et les capacités parasites.
Transconductance du PMOS - (Mesuré en Ampère par volt carré) - La transconductance du PMOS fait référence au rapport entre la modification du courant de drain de sortie et la modification de la tension grille-source d'entrée lorsque la tension drain-source est constante.
Tension d'alimentation - (Mesuré en Volt) - La tension d'alimentation fait référence au niveau de tension fourni par une source d'alimentation à un circuit ou un appareil électrique, servant de différence de potentiel pour le flux et le fonctionnement du courant.
Tension seuil du PMOS avec polarisation corporelle - (Mesuré en Volt) - La tension de seuil du PMOS avec polarisation corporelle est définie comme la valeur de la tension de grille minimale requise pour le PMOS lorsque le substrat n'est pas au potentiel de terre.
ÉTAPE 1: Convertir les entrées en unité de base
Capacité de charge CMOS de l'onduleur: 0.93 FemtoFarad --> 9.3E-16 Farad (Vérifiez la conversion ​ici)
Transconductance du PMOS: 80 Microampère par volt carré --> 8E-05 Ampère par volt carré (Vérifiez la conversion ​ici)
Tension d'alimentation: 3.3 Volt --> 3.3 Volt Aucune conversion requise
Tension seuil du PMOS avec polarisation corporelle: -0.9 Volt --> -0.9 Volt Aucune conversion requise
ÉTAPE 2: Évaluer la formule
Remplacement des valeurs d'entrée dans la formule
ζPLH = (Cload/(Kp*(VDD-abs(VT,p))))*(((2*abs(VT,p))/(VDD-abs(VT,p)))+ln((4*(VDD-abs(VT,p))/VDD)-1)) --> (9.3E-16/(8E-05*(3.3-abs((-0.9)))))*(((2*abs((-0.9)))/(3.3-abs((-0.9))))+ln((4*(3.3-abs((-0.9)))/3.3)-1))
Évaluer ... ...
ζPLH = 6.76491283010572E-12
ÉTAPE 3: Convertir le résultat en unité de sortie
6.76491283010572E-12 Deuxième -->0.00676491283010572 Nanoseconde (Vérifiez la conversion ​ici)
RÉPONSE FINALE
0.00676491283010572 0.006765 Nanoseconde <-- Temps de transition de faible à élevée de la sortie
(Calcul effectué en 00.004 secondes)

Crédits

Creator Image
Créé par Priyanka Patel
Collège d'ingénierie Lalbhai Dalpatbhai (PEMD), Ahmedabad
Priyanka Patel a créé cette calculatrice et 25+ autres calculatrices!
Verifier Image
Vérifié par Parminder Singh
Université de Chandigarh (UC), Pendjab
Parminder Singh a validé cette calculatrice et 500+ autres calculatrices!

Onduleurs CMOS Calculatrices

Tension d'entrée maximale CMOS
​ LaTeX ​ Aller Tension d'entrée maximale CMOS = (2*Tension de sortie pour entrée maximale+(Tension seuil du PMOS sans polarisation corporelle)-Tension d'alimentation+Rapport de transconductance*Tension de seuil du NMOS sans polarisation corporelle)/(1+Rapport de transconductance)
Tension de seuil CMOS
​ LaTeX ​ Aller Tension de seuil = (Tension de seuil du NMOS sans polarisation corporelle+sqrt(1/Rapport de transconductance)*(Tension d'alimentation+(Tension seuil du PMOS sans polarisation corporelle)))/(1+sqrt(1/Rapport de transconductance))
Tension d'entrée maximale pour CMOS symétrique
​ LaTeX ​ Aller CMOS symétrique de tension d'entrée maximale = (3*Tension d'alimentation+2*Tension de seuil du NMOS sans polarisation corporelle)/8
Marge de bruit pour les CMOS à signal élevé
​ LaTeX ​ Aller Marge de bruit pour un signal élevé = Tension de sortie maximale-Tension d'entrée minimale

Retard de propagation pour les CMOS de transition de faible à haut rendement Formule

​LaTeX ​Aller
Temps de transition de faible à élevée de la sortie = (Capacité de charge CMOS de l'onduleur/(Transconductance du PMOS*(Tension d'alimentation-abs(Tension seuil du PMOS avec polarisation corporelle))))*(((2*abs(Tension seuil du PMOS avec polarisation corporelle))/(Tension d'alimentation-abs(Tension seuil du PMOS avec polarisation corporelle)))+ln((4*(Tension d'alimentation-abs(Tension seuil du PMOS avec polarisation corporelle))/Tension d'alimentation)-1))
ζPLH = (Cload/(Kp*(VDD-abs(VT,p))))*(((2*abs(VT,p))/(VDD-abs(VT,p)))+ln((4*(VDD-abs(VT,p))/VDD)-1))
Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!