Capacité de charge de l'onduleur en cascade CMOS Calculatrice

✖La capacité de drain de grille PMOS est la capacité entre les bornes de grille et de drain d'un transistor PMOS, ayant un impact sur sa vitesse de commutation et sa consommation d'énergie dans les applications de circuits numériques.ⓘ Capacité de drain de grille PMOS [C_gd,p]			+10% -10%
✖La capacité de drain de grille NMOS est la capacité entre les bornes de grille et de drain d'un transistor NMOS, influençant sa vitesse de commutation et sa consommation d'énergie dans les applications de circuits numériques.ⓘ Capacité de drain de grille NMOS [C_gd,n]			+10% -10%
✖La capacité globale du drain PMOS fait référence à la capacité entre la borne de drain et le substrat d'un transistor PMOS, influençant son comportement dans diverses applications de circuit.ⓘ Capacité de drainage PMOS [C_db,p]			+10% -10%
✖La capacité globale du drain NMOS fait référence à la capacité entre la borne de drain et la masse (substrat) d'un transistor NMOS, ayant un impact sur ses caractéristiques de commutation et ses performances globales.ⓘ Capacité de drainage NMOS [C_db,n]			+10% -10%
✖La capacité interne CMOS de l'onduleur fait référence aux capacités parasites au sein d'un onduleur CMOS, y compris les capacités de jonction et de chevauchement, affectant sa vitesse de commutation et sa consommation d'énergie.ⓘ Capacité interne CMOS de l'onduleur [C_in]			+10% -10%
✖La capacité de grille CMOS de l'onduleur est la capacité totale à la borne de grille d'un onduleur CMOS, ayant un impact sur la vitesse de commutation et la consommation d'énergie, composée de la porte à la source.ⓘ Capacité de porte CMOS de l'onduleur [C_g]			+10% -10%

✖La capacité de charge CMOS de l'onduleur est la capacité pilotée par la sortie d'un onduleur CMOS, y compris le câblage, les capacités d'entrée des portes connectées et les capacités parasites.ⓘ Capacité de charge de l'onduleur en cascade CMOS [C_load]

⎘ Copie

👎

Formule

LaTeX

Réinitialiser

👍

Télécharger Onduleurs CMOS Formules PDF PDF Image

Capacité de charge de l'onduleur en cascade CMOS Solution

ÉTAPE 0: Résumé du pré-calcul

Formule utilisée

Capacité de charge CMOS de l'onduleur = Capacité de drain de grille PMOS+Capacité de drain de grille NMOS+Capacité de drainage PMOS+Capacité de drainage NMOS+Capacité interne CMOS de l'onduleur+Capacité de porte CMOS de l'onduleur
C_load = C_gd,p+C_gd,n+C_db,p+C_db,n+C_in+C_g
Cette formule utilise 7 Variables

Variables utilisées

Capacité de charge CMOS de l'onduleur - (Mesuré en Farad) - La capacité de charge CMOS de l'onduleur est la capacité pilotée par la sortie d'un onduleur CMOS, y compris le câblage, les capacités d'entrée des portes connectées et les capacités parasites.
Capacité de drain de grille PMOS - (Mesuré en Farad) - La capacité de drain de grille PMOS est la capacité entre les bornes de grille et de drain d'un transistor PMOS, ayant un impact sur sa vitesse de commutation et sa consommation d'énergie dans les applications de circuits numériques.
Capacité de drain de grille NMOS - (Mesuré en Farad) - La capacité de drain de grille NMOS est la capacité entre les bornes de grille et de drain d'un transistor NMOS, influençant sa vitesse de commutation et sa consommation d'énergie dans les applications de circuits numériques.
Capacité de drainage PMOS - (Mesuré en Farad) - La capacité globale du drain PMOS fait référence à la capacité entre la borne de drain et le substrat d'un transistor PMOS, influençant son comportement dans diverses applications de circuit.
Capacité de drainage NMOS - (Mesuré en Farad) - La capacité globale du drain NMOS fait référence à la capacité entre la borne de drain et la masse (substrat) d'un transistor NMOS, ayant un impact sur ses caractéristiques de commutation et ses performances globales.
Capacité interne CMOS de l'onduleur - (Mesuré en Farad) - La capacité interne CMOS de l'onduleur fait référence aux capacités parasites au sein d'un onduleur CMOS, y compris les capacités de jonction et de chevauchement, affectant sa vitesse de commutation et sa consommation d'énergie.
Capacité de porte CMOS de l'onduleur - (Mesuré en Farad) - La capacité de grille CMOS de l'onduleur est la capacité totale à la borne de grille d'un onduleur CMOS, ayant un impact sur la vitesse de commutation et la consommation d'énergie, composée de la porte à la source.

ÉTAPE 1: Convertir les entrées en unité de base

Capacité de drain de grille PMOS: 0.15 FemtoFarad --> 1.5E-16 Farad (Vérifiez la conversion ici)
Capacité de drain de grille NMOS: 0.1 FemtoFarad --> 1E-16 Farad (Vérifiez la conversion ici)
Capacité de drainage PMOS: 0.25 FemtoFarad --> 2.5E-16 Farad (Vérifiez la conversion ici)
Capacité de drainage NMOS: 0.2 FemtoFarad --> 2E-16 Farad (Vérifiez la conversion ici)
Capacité interne CMOS de l'onduleur: 0.05 FemtoFarad --> 5E-17 Farad (Vérifiez la conversion ici)
Capacité de porte CMOS de l'onduleur: 0.18 FemtoFarad --> 1.8E-16 Farad (Vérifiez la conversion ici)

ÉTAPE 2: Évaluer la formule

Remplacement des valeurs d'entrée dans la formule

C_load = C_gd,p+C_gd,n+C_db,p+C_db,n+C_in+C_g --> 1.5E-16+1E-16+2.5E-16+2E-16+5E-17+1.8E-16

Évaluer ... ...

C_load = 9.3E-16

ÉTAPE 3: Convertir le résultat en unité de sortie

9.3E-16 Farad -->0.93 FemtoFarad (Vérifiez la conversion ici)

RÉPONSE FINALE

0.93 FemtoFarad <-- Capacité de charge CMOS de l'onduleur

(Calcul effectué en 00.004 secondes)

Tu es là -

Accueil » Ingénierie » Électronique » Conception et applications CMOS » Onduleurs CMOS » Capacité de charge de l'onduleur en cascade CMOS

Crédits

Créé par Priyanka Patel

Collège d'ingénierie Lalbhai Dalpatbhai (PEMD), Ahmedabad

Priyanka Patel a créé cette calculatrice et 25+ autres calculatrices!

Vérifié par Parminder Singh

Université de Chandigarh (UC), Pendjab

Parminder Singh a validé cette calculatrice et 500+ autres calculatrices!

< Onduleurs CMOS Calculatrices

Tension d'entrée maximale CMOS

LaTeX Aller Tension d'entrée maximale CMOS = (2*Tension de sortie pour entrée maximale+(Tension seuil du PMOS sans polarisation corporelle)-Tension d'alimentation+Rapport de transconductance*Tension de seuil du NMOS sans polarisation corporelle)/(1+Rapport de transconductance)

Tension de seuil CMOS

LaTeX Aller Tension de seuil = (Tension de seuil du NMOS sans polarisation corporelle+sqrt(1/Rapport de transconductance)*(Tension d'alimentation+(Tension seuil du PMOS sans polarisation corporelle)))/(1+sqrt(1/Rapport de transconductance))

Tension d'entrée maximale pour CMOS symétrique

LaTeX Aller CMOS symétrique de tension d'entrée maximale = (3*Tension d'alimentation+2*Tension de seuil du NMOS sans polarisation corporelle)/8

Marge de bruit pour les CMOS à signal élevé

LaTeX Aller Marge de bruit pour un signal élevé = Tension de sortie maximale-Tension d'entrée minimale