Fanout de la porte Solution

ÉTAPE 0: Résumé du pré-calcul
Formule utilisée
Fanout = Effort de scène/Effort logique
h = f/g
Cette formule utilise 3 Variables
Variables utilisées
Fanout - Fanout est le nombre d'entrées de porte similaires qu'une sortie de porte peut piloter. En d’autres termes, il représente le nombre de portes ou de charges connectées à la sortie de la porte actuelle.
Effort de scène - L'effort d'étape est une mesure de l'effort (ou du délai) nécessaire pour faire passer la sortie d'une porte logique ou d'un circuit à l'étape suivante de la conception.
Effort logique - L'effort logique est une métrique qui représente la vitesse intrinsèque d'une porte logique.
ÉTAPE 1: Convertir les entrées en unité de base
Effort de scène: 3.99 --> Aucune conversion requise
Effort logique: 4.76 --> Aucune conversion requise
ÉTAPE 2: Évaluer la formule
Remplacement des valeurs d'entrée dans la formule
h = f/g --> 3.99/4.76
Évaluer ... ...
h = 0.838235294117647
ÉTAPE 3: Convertir le résultat en unité de sortie
0.838235294117647 --> Aucune conversion requise
RÉPONSE FINALE
0.838235294117647 0.838235 <-- Fanout
(Calcul effectué en 00.004 secondes)

Crédits

Creator Image
Créé par Shobhit Dimri
Institut de technologie Bipin Tripathi Kumaon (BTKIT), Dwarahat
Shobhit Dimri a créé cette calculatrice et 900+ autres calculatrices!
Verifier Image
Vérifié par Urvi Rathod
Collège d'ingénierie du gouvernement de Vishwakarma (VGEC), Ahmedabad
Urvi Rathod a validé cette calculatrice et 1900+ autres calculatrices!

Sous-système CMOS à usage spécial Calculatrices

Capacité de charge externe
​ LaTeX ​ Aller Capacité de charge externe = Fanout*Capacité d'entrée
Fanout de la porte
​ LaTeX ​ Aller Fanout = Effort de scène/Effort logique
Effort de scène
​ LaTeX ​ Aller Effort de scène = Fanout*Effort logique
Délai de porte
​ LaTeX ​ Aller Retard de porte = 2^(SRAM à N bits)

Fanout de la porte Formule

​LaTeX ​Aller
Fanout = Effort de scène/Effort logique
h = f/g

Qu’est-ce que l’effort scénique ?

L'effort d'étage est une mesure de l'effort nécessaire pour piloter la capacité de charge de l'étage suivant dans un circuit CMOS. Il prend en compte le retard intrinsèque de la grille et la capacité de charge qu'elle pilote.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!