El voltaje de drenaje Vds crea un campo eléctrico que afecta el voltaje de umbral. Este efecto de reducción de barrera inducida por drenaje (DIBL) es especialmente pronunciado en transistores de canal corto. La reducción de la barrera inducida por drenaje hace que Ids aumente con Vds en saturación, de la misma manera que lo hace la modulación de longitud de canal. Nuevamente, esto es una pesadilla para el diseño analógico pero insignificante para la mayoría de los circuitos digitales. Más significativamente, DIBL aumenta la fuga por debajo del umbral a Vds alto.