Calculadora Fase de reloj de salida

✖El voltaje de control de VCO es el voltaje permitido en VCO.ⓘ Voltaje de control VCO [V_ctrl]			+10% -10%
✖La ganancia VCO es la ganancia de sintonización y el ruido presente en la señal de control afecta el ruido de fase.ⓘ Ganancia VCO [K_vco]			+10% -10%

✖La fase de reloj de salida es una señal de reloj que oscila entre un estado alto y bajo y se utiliza como un metrónomo para coordinar las acciones de los circuitos digitales.ⓘ Fase de reloj de salida [Φ_out]

⎘ Copiar

👎

Fórmula

LaTeX

Reiniciar

👍

Descargar Características de diseño CMOS Fórmulas PDF PDF Image

Fase de reloj de salida Solución

PASO 0: Resumen del cálculo previo

Fórmula utilizada

Fase del reloj de salida = 2*pi*Voltaje de control VCO*Ganancia VCO
Φ_out = 2*pi*V_ctrl*K_vco
Esta fórmula usa 1 Constantes, 3 Variables

Constantes utilizadas

pi - La constante de Arquímedes. Valor tomado como 3.14159265358979323846264338327950288

Variables utilizadas

Fase del reloj de salida - La fase de reloj de salida es una señal de reloj que oscila entre un estado alto y bajo y se utiliza como un metrónomo para coordinar las acciones de los circuitos digitales.
Voltaje de control VCO - (Medido en Voltio) - El voltaje de control de VCO es el voltaje permitido en VCO.
Ganancia VCO - La ganancia VCO es la ganancia de sintonización y el ruido presente en la señal de control afecta el ruido de fase.

PASO 1: Convierta la (s) entrada (s) a la unidad base

Voltaje de control VCO: 7 Voltio --> 7 Voltio No se requiere conversión
Ganancia VCO: 0.01 --> No se requiere conversión

PASO 2: Evaluar la fórmula

Sustituir valores de entrada en una fórmula

Φ_out = 2*pi*V_ctrl*K_vco --> 2*pi*7*0.01

Evaluar ... ...

Φ_out = 0.439822971502571

PASO 3: Convierta el resultado a la unidad de salida

0.439822971502571 --> No se requiere conversión

RESPUESTA FINAL

0.439822971502571 ≈ 0.439823 <-- Fase del reloj de salida

(Cálculo completado en 00.004 segundos)

Aquí estás -

Inicio » Ingenieria » Electrónica » Diseño y aplicaciones CMOS » Características de diseño CMOS » Fase de reloj de salida

Créditos

Creado por Shobhit Dimri

Instituto de Tecnología Bipin Tripathi Kumaon (BTKIT), Dwarahat

¡Shobhit Dimri ha creado esta calculadora y 900+ más calculadoras!

Verificada por Urvi Rathod

Facultad de Ingeniería del Gobierno de Vishwakarma (VGEC), Ahmedabad

¡Urvi Rathod ha verificado esta calculadora y 1900+ más calculadoras!

< Características de diseño CMOS Calculadoras

Potencial incorporado

LaTeX Vamos Potencial incorporado = Voltaje térmico*ln((Concentración de aceptor*Concentración de donantes)/(Concentración intrínseca de electrones^2))

Capacitancia Onpath

LaTeX Vamos Trayectoria de capacitancia = Capacitancia total en etapa-Capacitancia fuera de ruta

Cambio en el reloj de frecuencia

LaTeX Vamos Cambio en la frecuencia del reloj = Ganancia VCO*Voltaje de control VCO

Corriente estática

LaTeX Vamos Corriente estática = Energía estática/Voltaje base del colector

Fase de reloj de salida Fórmula

LaTeX Vamos

Fase del reloj de salida = 2*pi*Voltaje de control VCO*Ganancia VCO
Φ_out = 2*pi*V_ctrl*K_vco

¿Qué es la acumulación de jitter?

Los lectores agudos pueden notar que el cambio en el voltaje de control no cambia inmediatamente la fase de reloj de un VCO. La fase cambia más bien con la integración temporal de la tensión de control. En otras palabras, se necesita tiempo para cambiar la fase de un VCO. Esta característica conduce a un fenómeno que se cita a menudo llamado acumulación de fluctuación.

Inicio

GRATIS PDF

🔍 Búsqueda

Categorías

Let Others Know

✖

Facebook

Twitter

Copied!