Calculadora Capacitancia de carga del inversor CMOS en cascada

✖La capacitancia de drenaje de puerta PMOS es la capacitancia entre la puerta y los terminales de drenaje de un transistor PMOS, lo que afecta su velocidad de conmutación y consumo de energía en aplicaciones de circuitos digitales.ⓘ Capacitancia de drenaje de puerta PMOS [C_gd,p]			+10% -10%
✖La capacitancia de drenaje de puerta NMOS es la capacitancia entre la puerta y los terminales de drenaje de un transistor NMOS, lo que influye en su velocidad de conmutación y consumo de energía en aplicaciones de circuitos digitales.ⓘ Capacitancia de drenaje de puerta NMOS [C_gd,n]			+10% -10%
✖La capacitancia masiva de drenaje PMOS se refiere a la capacitancia entre el terminal de drenaje y el sustrato de un transistor PMOS, lo que influye en su comportamiento en diversas aplicaciones de circuitos.ⓘ Capacitancia masiva de drenaje PMOS [C_db,p]			+10% -10%
✖La capacitancia masiva de drenaje NMOS se refiere a la capacitancia entre el terminal de drenaje y la masa (sustrato) de un transistor NMOS, lo que afecta sus características de conmutación y su rendimiento general.ⓘ Capacitancia masiva de drenaje NMOS [C_db,n]			+10% -10%
✖La capacitancia interna del inversor CMOS se refiere a las capacitancias parásitas dentro de un inversor CMOS, incluidas las capacitancias de unión y superposición, que afectan su velocidad de conmutación y consumo de energía.ⓘ Capacitancia interna del inversor CMOS [C_in]			+10% -10%
✖La capacitancia de puerta CMOS del inversor es la capacitancia total en el terminal de puerta de un inversor CMOS, que afecta la velocidad de conmutación y el consumo de energía, que consta de puerta a fuente.ⓘ Capacitancia de puerta CMOS del inversor [C_g]			+10% -10%

✖La capacitancia de carga CMOS del inversor es la capacitancia impulsada por la salida de un inversor CMOS, incluido el cableado, las capacitancias de entrada de las puertas conectadas y las capacitancias parásitas.ⓘ Capacitancia de carga del inversor CMOS en cascada [C_load]

⎘ Copiar

👎

Fórmula

LaTeX

Reiniciar

👍

Descargar Inversores CMOS Fórmulas PDF PDF Image

Capacitancia de carga del inversor CMOS en cascada Solución

PASO 0: Resumen del cálculo previo

Fórmula utilizada

Capacitancia de carga CMOS del inversor = Capacitancia de drenaje de puerta PMOS+Capacitancia de drenaje de puerta NMOS+Capacitancia masiva de drenaje PMOS+Capacitancia masiva de drenaje NMOS+Capacitancia interna del inversor CMOS+Capacitancia de puerta CMOS del inversor
C_load = C_gd,p+C_gd,n+C_db,p+C_db,n+C_in+C_g
Esta fórmula usa 7 Variables

Variables utilizadas

Capacitancia de carga CMOS del inversor - (Medido en Faradio) - La capacitancia de carga CMOS del inversor es la capacitancia impulsada por la salida de un inversor CMOS, incluido el cableado, las capacitancias de entrada de las puertas conectadas y las capacitancias parásitas.
Capacitancia de drenaje de puerta PMOS - (Medido en Faradio) - La capacitancia de drenaje de puerta PMOS es la capacitancia entre la puerta y los terminales de drenaje de un transistor PMOS, lo que afecta su velocidad de conmutación y consumo de energía en aplicaciones de circuitos digitales.
Capacitancia de drenaje de puerta NMOS - (Medido en Faradio) - La capacitancia de drenaje de puerta NMOS es la capacitancia entre la puerta y los terminales de drenaje de un transistor NMOS, lo que influye en su velocidad de conmutación y consumo de energía en aplicaciones de circuitos digitales.
Capacitancia masiva de drenaje PMOS - (Medido en Faradio) - La capacitancia masiva de drenaje PMOS se refiere a la capacitancia entre el terminal de drenaje y el sustrato de un transistor PMOS, lo que influye en su comportamiento en diversas aplicaciones de circuitos.
Capacitancia masiva de drenaje NMOS - (Medido en Faradio) - La capacitancia masiva de drenaje NMOS se refiere a la capacitancia entre el terminal de drenaje y la masa (sustrato) de un transistor NMOS, lo que afecta sus características de conmutación y su rendimiento general.
Capacitancia interna del inversor CMOS - (Medido en Faradio) - La capacitancia interna del inversor CMOS se refiere a las capacitancias parásitas dentro de un inversor CMOS, incluidas las capacitancias de unión y superposición, que afectan su velocidad de conmutación y consumo de energía.
Capacitancia de puerta CMOS del inversor - (Medido en Faradio) - La capacitancia de puerta CMOS del inversor es la capacitancia total en el terminal de puerta de un inversor CMOS, que afecta la velocidad de conmutación y el consumo de energía, que consta de puerta a fuente.

PASO 1: Convierta la (s) entrada (s) a la unidad base

Capacitancia de drenaje de puerta PMOS: 0.15 Femtofaradio --> 1.5E-16 Faradio (Verifique la conversión aquí)
Capacitancia de drenaje de puerta NMOS: 0.1 Femtofaradio --> 1E-16 Faradio (Verifique la conversión aquí)
Capacitancia masiva de drenaje PMOS: 0.25 Femtofaradio --> 2.5E-16 Faradio (Verifique la conversión aquí)
Capacitancia masiva de drenaje NMOS: 0.2 Femtofaradio --> 2E-16 Faradio (Verifique la conversión aquí)
Capacitancia interna del inversor CMOS: 0.05 Femtofaradio --> 5E-17 Faradio (Verifique la conversión aquí)
Capacitancia de puerta CMOS del inversor: 0.18 Femtofaradio --> 1.8E-16 Faradio (Verifique la conversión aquí)

PASO 2: Evaluar la fórmula

Sustituir valores de entrada en una fórmula

C_load = C_gd,p+C_gd,n+C_db,p+C_db,n+C_in+C_g --> 1.5E-16+1E-16+2.5E-16+2E-16+5E-17+1.8E-16

Evaluar ... ...

C_load = 9.3E-16

PASO 3: Convierta el resultado a la unidad de salida

9.3E-16 Faradio -->0.93 Femtofaradio (Verifique la conversión aquí)

RESPUESTA FINAL

0.93 Femtofaradio <-- Capacitancia de carga CMOS del inversor

(Cálculo completado en 00.004 segundos)

Aquí estás -

Inicio » Ingenieria » Electrónica » Diseño y aplicaciones CMOS » Inversores CMOS » Capacitancia de carga del inversor CMOS en cascada

Créditos

Creado por Priyanka Patel

Facultad de ingeniería Lalbhai Dalpatbhai (LDCE), Ahmedabad

¡Priyanka Patel ha creado esta calculadora y 25+ más calculadoras!

Verificada por parminder singh

Universidad de Chandigarh (CU), Punjab

¡parminder singh ha verificado esta calculadora y 500+ más calculadoras!

< Inversores CMOS Calculadoras

Voltaje de entrada máximo CMOS

LaTeX Vamos Voltaje de entrada máximo CMOS = (2*Voltaje de salida para entrada máxima+(Voltaje umbral de PMOS sin polarización corporal)-Voltaje de suministro+Relación de transconductancia*Voltaje umbral de NMOS sin polarización corporal)/(1+Relación de transconductancia)

Voltaje umbral CMOS

LaTeX Vamos Voltaje umbral = (Voltaje umbral de NMOS sin polarización corporal+sqrt(1/Relación de transconductancia)*(Voltaje de suministro+(Voltaje umbral de PMOS sin polarización corporal)))/(1+sqrt(1/Relación de transconductancia))

Voltaje de entrada máximo para CMOS simétrico

LaTeX Vamos Voltaje de entrada máximo CMOS simétrico = (3*Voltaje de suministro+2*Voltaje umbral de NMOS sin polarización corporal)/8

Margen de ruido para CMOS de alta señal

LaTeX Vamos Margen de ruido para señal alta = Voltaje máximo de salida-Voltaje mínimo de entrada