Calculadora Error del detector de fase PLL

✖La fase del reloj de referencia de entrada se define como una transición lógica que, cuando se aplica a un pin de reloj en un elemento síncrono, captura datos.ⓘ Fase de reloj de referencia de entrada [ΔΦ_in]			+10% -10%
✖El reloj de retroalimentación pll es un pll que genera una señal de salida cuya fase está relacionada con la fase de una señal de entrada.ⓘ Reloj de retroalimentación PLL [ΔΦ_c]			+10% -10%

✖El detector de error PLL se calcula cuando el detector de error de fase cuantifica la diferencia de fase entre los pulsos ascendentes y descendentes.ⓘ Error del detector de fase PLL [ΔΦ_er]

⎘ Copiar

👎

Fórmula

LaTeX

Reiniciar

👍

Descargar Subsistema de propósito especial CMOS Fórmulas PDF PDF Image

Error del detector de fase PLL Solución

PASO 0: Resumen del cálculo previo

Fórmula utilizada

Detector de errores PLL = Fase de reloj de referencia de entrada-Reloj de retroalimentación PLL
ΔΦ_er = ΔΦ_in-ΔΦ_c
Esta fórmula usa 3 Variables

Variables utilizadas

Detector de errores PLL - El detector de error PLL se calcula cuando el detector de error de fase cuantifica la diferencia de fase entre los pulsos ascendentes y descendentes.
Fase de reloj de referencia de entrada - La fase del reloj de referencia de entrada se define como una transición lógica que, cuando se aplica a un pin de reloj en un elemento síncrono, captura datos.
Reloj de retroalimentación PLL - El reloj de retroalimentación pll es un pll que genera una señal de salida cuya fase está relacionada con la fase de una señal de entrada.

PASO 1: Convierta la (s) entrada (s) a la unidad base

Fase de reloj de referencia de entrada: 5.99 --> No se requiere conversión
Reloj de retroalimentación PLL: 1.21 --> No se requiere conversión

PASO 2: Evaluar la fórmula

Sustituir valores de entrada en una fórmula

ΔΦ_er = ΔΦ_in-ΔΦ_c --> 5.99-1.21

Evaluar ... ...

ΔΦ_er = 4.78

PASO 3: Convierta el resultado a la unidad de salida

4.78 --> No se requiere conversión

RESPUESTA FINAL

4.78 <-- Detector de errores PLL

(Cálculo completado en 00.004 segundos)

Aquí estás -

Inicio » Ingenieria » Electrónica » Diseño y aplicaciones CMOS » Subsistema de propósito especial CMOS » Error del detector de fase PLL

Créditos

Creado por Shobhit Dimri

Instituto de Tecnología Bipin Tripathi Kumaon (BTKIT), Dwarahat

¡Shobhit Dimri ha creado esta calculadora y 900+ más calculadoras!

Verificada por Urvi Rathod

Facultad de Ingeniería del Gobierno de Vishwakarma (VGEC), Ahmedabad

¡Urvi Rathod ha verificado esta calculadora y 1900+ más calculadoras!

< Subsistema de propósito especial CMOS Calculadoras

Capacitancia de carga externa

LaTeX Vamos Capacitancia de carga externa = Distribución en abanico*Capacitancia de entrada

Esfuerzo escénico

LaTeX Vamos Esfuerzo escénico = Distribución en abanico*Esfuerzo lógico

Abanico de puerta

LaTeX Vamos Distribución en abanico = Esfuerzo escénico/Esfuerzo lógico

Retardo de puerta

LaTeX Vamos Retardo de puerta = 2^(SRAM de N bits)

Error del detector de fase PLL Fórmula

LaTeX Vamos

Detector de errores PLL = Fase de reloj de referencia de entrada-Reloj de retroalimentación PLL
ΔΦ_er = ΔΦ_in-ΔΦ_c

¿Qué es PLL?

Un bucle de bloqueo de fase o bucle de bloqueo de fase (PLL) es un sistema de control que genera una señal de salida cuya fase está relacionada con la fase de una señal de entrada. Hay varios tipos diferentes; el más simple es un circuito electrónico que consta de un oscilador de frecuencia variable y un detector de fase en un circuito de retroalimentación.

Inicio

GRATIS PDF

🔍 Búsqueda

Categorías

Let Others Know

✖

Facebook

Twitter

Copied!