PLL-Phasendetektorfehler Taschenrechner

✖Die Eingangsreferenztaktphase ist als logischer Übergang definiert, der Daten erfasst, wenn er an einen Taktpin eines synchronen Elements angelegt wird.ⓘ Eingangsreferenztaktphase [ΔΦ_in]			+10% -10%
✖Der Rückkopplungstakt PLL ist ein PLL, der ein Ausgangssignal erzeugt, dessen Phase mit der Phase eines Eingangssignals zusammenhängt.ⓘ Feedback Clock PLL [ΔΦ_c]			+10% -10%

✖Der PLL-Fehlerdetektor wird berechnet, wenn der Phasenfehlerdetektor die Phasendifferenz zwischen den Aufwärts- und Abwärtsimpulsen quantisiert.ⓘ PLL-Phasendetektorfehler [ΔΦ_er]

⎘ Kopie

👎

Formel

LaTeX

Rücksetzen

👍

Herunterladen CMOS-Spezialsubsystem Formeln Pdf PDF Image

PLL-Phasendetektorfehler Lösung

SCHRITT 0: Zusammenfassung vor der Berechnung

Gebrauchte Formel

PLL-Fehlerdetektor = Eingangsreferenztaktphase-Feedback Clock PLL
ΔΦ_er = ΔΦ_in-ΔΦ_c
Diese formel verwendet 3 Variablen

Verwendete Variablen

PLL-Fehlerdetektor - Der PLL-Fehlerdetektor wird berechnet, wenn der Phasenfehlerdetektor die Phasendifferenz zwischen den Aufwärts- und Abwärtsimpulsen quantisiert.
Eingangsreferenztaktphase - Die Eingangsreferenztaktphase ist als logischer Übergang definiert, der Daten erfasst, wenn er an einen Taktpin eines synchronen Elements angelegt wird.
Feedback Clock PLL - Der Rückkopplungstakt PLL ist ein PLL, der ein Ausgangssignal erzeugt, dessen Phase mit der Phase eines Eingangssignals zusammenhängt.

SCHRITT 1: Konvertieren Sie die Eingänge in die Basiseinheit

Eingangsreferenztaktphase: 5.99 --> Keine Konvertierung erforderlich
Feedback Clock PLL: 1.21 --> Keine Konvertierung erforderlich

SCHRITT 2: Formel auswerten

Eingabewerte in Formel ersetzen

ΔΦ_er = ΔΦ_in-ΔΦ_c --> 5.99-1.21

Auswerten ... ...

ΔΦ_er = 4.78

SCHRITT 3: Konvertieren Sie das Ergebnis in die Ausgabeeinheit

4.78 --> Keine Konvertierung erforderlich

ENDGÜLTIGE ANTWORT

4.78 <-- PLL-Fehlerdetektor

(Berechnung in 00.004 sekunden abgeschlossen)

Du bist da -

Zuhause » Maschinenbau » Elektronik » CMOS-Design und Anwendungen » CMOS-Spezialsubsystem » PLL-Phasendetektorfehler

Credits

Erstellt von Shobhit Dimri

Bipin Tripathi Kumaon Institut für Technologie (BTKIT), Dwarahat

Shobhit Dimri hat diesen Rechner und 900+ weitere Rechner erstellt!

Geprüft von Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod hat diesen Rechner und 1900+ weitere Rechner verifiziert!

< CMOS-Spezialsubsystem Taschenrechner

Kapazität der externen Last

LaTeX Gehen Kapazität der externen Last = Ausschwärmen*Eingangskapazität

Fanout von Tor

LaTeX Gehen Ausschwärmen = Bühnenaufwand/Logischer Aufwand

Bühnenaufwand

LaTeX Gehen Bühnenaufwand = Ausschwärmen*Logischer Aufwand

Torverzögerung

LaTeX Gehen Gate-Verzögerung = 2^(N-Bit-SRAM)

Mehr sehen >>

PLL-Phasendetektorfehler Formel

LaTeX Gehen

PLL-Fehlerdetektor = Eingangsreferenztaktphase-Feedback Clock PLL
ΔΦ_er = ΔΦ_in-ΔΦ_c

Was ist PLL?

Ein Phasenregelkreis oder ein Phasenregelkreis (PLL) ist ein Steuersystem, das ein Ausgangssignal erzeugt, dessen Phase mit der Phase eines Eingangssignals zusammenhängt. Es gibt verschiedene Arten; Am einfachsten ist eine elektronische Schaltung, die aus einem Oszillator mit variabler Frequenz und einem Phasendetektor in einer Rückkopplungsschleife besteht.

Zuhause

FREI PDFs

🔍 Suche

Kategorien

Let Others Know

✖

Facebook

Twitter

Copied!