✖Die PMOS-Gate-Drain-Kapazität ist die Kapazität zwischen den Gate- und Drain-Anschlüssen eines PMOS-Transistors und beeinflusst dessen Schaltgeschwindigkeit und Stromverbrauch in digitalen Schaltungsanwendungen.ⓘ PMOS-Gate-Drain-Kapazität [C_gd,p]			+10% -10%
✖Die NMOS-Gate-Drain-Kapazität ist die Kapazität zwischen den Gate- und Drain-Anschlüssen eines NMOS-Transistors und beeinflusst dessen Schaltgeschwindigkeit und Stromverbrauch in digitalen Schaltungsanwendungen.ⓘ NMOS-Gate-Drain-Kapazität [C_gd,n]			+10% -10%
✖Die PMOS-Drain-Bulk-Kapazität bezieht sich auf die Kapazität zwischen dem Drain-Anschluss und dem Substrat eines PMOS-Transistors und beeinflusst dessen Verhalten in verschiedenen Schaltungsanwendungen.ⓘ PMOS-Drain-Massenkapazität [C_db,p]			+10% -10%
✖Die NMOS-Drain-Bulk-Kapazität bezieht sich auf die Kapazität zwischen dem Drain-Anschluss und dem Bulk (Substrat) eines NMOS-Transistors, die sich auf seine Schalteigenschaften und die Gesamtleistung auswirkt.ⓘ NMOS-Drain-Massenkapazität [C_db,n]			+10% -10%
✖Die interne Kapazität des CMOS-Inverters bezieht sich auf die parasitären Kapazitäten innerhalb eines CMOS-Inverters, einschließlich Übergangs- und Überlappungskapazitäten, die dessen Schaltgeschwindigkeit und Stromverbrauch beeinflussen.ⓘ Interne Kapazität des Inverter-CMOS [C_in]			+10% -10%
✖Die Inverter-CMOS-Gate-Kapazität ist die Gesamtkapazität am Gate-Anschluss eines CMOS-Inverters, die sich auf die Schaltgeschwindigkeit und den Stromverbrauch auswirkt (bestehend aus Gate-zu-Source).ⓘ Inverter-CMOS-Gate-Kapazität [C_g]			+10% -10%

✖Die Lastkapazität des CMOS-Inverters ist die Kapazität, die durch den Ausgang eines CMOS-Inverters gesteuert wird, einschließlich Verkabelung, Eingangskapazitäten angeschlossener Gates und parasitärer Kapazitäten.ⓘ Lastkapazität des kaskadierten Inverter-CMOS [C_load]

⎘ Kopie

👎

Formel

✖

Lastkapazität des kaskadierten Inverter-CMOS

Formel

`"C"_{"load"} = "C"_{"gd,p"}+"C"_{"gd,n"}+"C"_{"db,p"}+"C"_{"db,n"}+"C"_{"in"}+"C"_{"g"}`

Beispiel

`"0.93fF"="0.15fF"+"0.1fF"+"0.25fF"+"0.2fF"+"0.05fF"+"0.18fF"`

Taschenrechner

LaTeX

Rücksetzen

👍

Herunterladen CMOS-Wechselrichter Formeln Pdf PDF Image

Lastkapazität des kaskadierten Inverter-CMOS Lösung

SCHRITT 0: Zusammenfassung vor der Berechnung

Gebrauchte Formel

Inverter-CMOS-Lastkapazität = PMOS-Gate-Drain-Kapazität+NMOS-Gate-Drain-Kapazität+PMOS-Drain-Massenkapazität+NMOS-Drain-Massenkapazität+Interne Kapazität des Inverter-CMOS+Inverter-CMOS-Gate-Kapazität
C_load = C_gd,p+C_gd,n+C_db,p+C_db,n+C_in+C_g
Diese formel verwendet 7 Variablen

Verwendete Variablen

Inverter-CMOS-Lastkapazität - (Gemessen in Farad) - Die Lastkapazität des CMOS-Inverters ist die Kapazität, die durch den Ausgang eines CMOS-Inverters gesteuert wird, einschließlich Verkabelung, Eingangskapazitäten angeschlossener Gates und parasitärer Kapazitäten.
PMOS-Gate-Drain-Kapazität - (Gemessen in Farad) - Die PMOS-Gate-Drain-Kapazität ist die Kapazität zwischen den Gate- und Drain-Anschlüssen eines PMOS-Transistors und beeinflusst dessen Schaltgeschwindigkeit und Stromverbrauch in digitalen Schaltungsanwendungen.
NMOS-Gate-Drain-Kapazität - (Gemessen in Farad) - Die NMOS-Gate-Drain-Kapazität ist die Kapazität zwischen den Gate- und Drain-Anschlüssen eines NMOS-Transistors und beeinflusst dessen Schaltgeschwindigkeit und Stromverbrauch in digitalen Schaltungsanwendungen.
PMOS-Drain-Massenkapazität - (Gemessen in Farad) - Die PMOS-Drain-Bulk-Kapazität bezieht sich auf die Kapazität zwischen dem Drain-Anschluss und dem Substrat eines PMOS-Transistors und beeinflusst dessen Verhalten in verschiedenen Schaltungsanwendungen.
NMOS-Drain-Massenkapazität - (Gemessen in Farad) - Die NMOS-Drain-Bulk-Kapazität bezieht sich auf die Kapazität zwischen dem Drain-Anschluss und dem Bulk (Substrat) eines NMOS-Transistors, die sich auf seine Schalteigenschaften und die Gesamtleistung auswirkt.
Interne Kapazität des Inverter-CMOS - (Gemessen in Farad) - Die interne Kapazität des CMOS-Inverters bezieht sich auf die parasitären Kapazitäten innerhalb eines CMOS-Inverters, einschließlich Übergangs- und Überlappungskapazitäten, die dessen Schaltgeschwindigkeit und Stromverbrauch beeinflussen.
Inverter-CMOS-Gate-Kapazität - (Gemessen in Farad) - Die Inverter-CMOS-Gate-Kapazität ist die Gesamtkapazität am Gate-Anschluss eines CMOS-Inverters, die sich auf die Schaltgeschwindigkeit und den Stromverbrauch auswirkt (bestehend aus Gate-zu-Source).

SCHRITT 1: Konvertieren Sie die Eingänge in die Basiseinheit

PMOS-Gate-Drain-Kapazität: 0.15 Femtofarad --> 1.5E-16 Farad (Überprüfen sie die konvertierung hier)
NMOS-Gate-Drain-Kapazität: 0.1 Femtofarad --> 1E-16 Farad (Überprüfen sie die konvertierung hier)
PMOS-Drain-Massenkapazität: 0.25 Femtofarad --> 2.5E-16 Farad (Überprüfen sie die konvertierung hier)
NMOS-Drain-Massenkapazität: 0.2 Femtofarad --> 2E-16 Farad (Überprüfen sie die konvertierung hier)
Interne Kapazität des Inverter-CMOS: 0.05 Femtofarad --> 5E-17 Farad (Überprüfen sie die konvertierung hier)
Inverter-CMOS-Gate-Kapazität: 0.18 Femtofarad --> 1.8E-16 Farad (Überprüfen sie die konvertierung hier)

SCHRITT 2: Formel auswerten

Eingabewerte in Formel ersetzen

C_load = C_gd,p+C_gd,n+C_db,p+C_db,n+C_in+C_g --> 1.5E-16+1E-16+2.5E-16+2E-16+5E-17+1.8E-16

Auswerten ... ...

C_load = 9.3E-16

SCHRITT 3: Konvertieren Sie das Ergebnis in die Ausgabeeinheit

9.3E-16 Farad -->0.93 Femtofarad (Überprüfen sie die konvertierung hier)

ENDGÜLTIGE ANTWORT

0.93 Femtofarad <-- Inverter-CMOS-Lastkapazität

(Berechnung in 00.004 sekunden abgeschlossen)

Du bist da -

Zuhause » Maschinenbau » Elektronik » CMOS-Design und Anwendungen » CMOS-Wechselrichter » Lastkapazität des kaskadierten Inverter-CMOS

Credits

Erstellt von Priyanka Patel

Lalbhai Dalpatbhai College für Ingenieurwissenschaften (LDCE), Ahmedabad

Priyanka Patel hat diesen Rechner und 25+ weitere Rechner erstellt!

Geprüft von Parminder Singh

Chandigarh-Universität (KU), Punjab

Parminder Singh hat diesen Rechner und 500+ weitere Rechner verifiziert!

< 16 CMOS-Wechselrichter Taschenrechner

Ausbreitungsverzögerung für Übergangs-CMOS von niedriger zu hoher Ausgangsleistung

Gehen Zeit für den Übergang der Ausgabe von niedrig nach hoch = (Inverter-CMOS-Lastkapazität/(Steilheit von PMOS*(Versorgungsspannung-abs(Schwellenspannung von PMOS mit Body Bias))))*(((2*abs(Schwellenspannung von PMOS mit Body Bias))/(Versorgungsspannung-abs(Schwellenspannung von PMOS mit Body Bias)))+ln((4*(Versorgungsspannung-abs(Schwellenspannung von PMOS mit Body Bias))/Versorgungsspannung)-1))

Ausbreitungsverzögerung für CMOS mit Übergang von hoher zu niedriger Ausgangsleistung

Gehen Zeit für den Übergang der Ausgabe von hoch nach niedrig = (Inverter-CMOS-Lastkapazität/(Steilheit von NMOS*(Versorgungsspannung-Schwellenspannung von NMOS mit Body Bias)))*((2*Schwellenspannung von NMOS mit Body Bias/(Versorgungsspannung-Schwellenspannung von NMOS mit Body Bias))+ln((4*(Versorgungsspannung-Schwellenspannung von NMOS mit Body Bias)/Versorgungsspannung)-1))

Widerstandslast, minimale Ausgangsspannung CMOS

Gehen Ohmsche Last Minimale Ausgangsspannung = Versorgungsspannung-Null-Bias-Schwellenspannung+(1/(Steilheit von NMOS*Lastwiderstand))-sqrt((Versorgungsspannung-Null-Bias-Schwellenspannung+(1/(Steilheit von NMOS*Lastwiderstand)))^2-(2*Versorgungsspannung/(Steilheit von NMOS*Lastwiderstand)))

Maximale Eingangsspannung CMOS

Gehen Maximale Eingangsspannung CMOS = (2*Ausgangsspannung für maximalen Eingang+(Schwellenspannung von PMOS ohne Body Bias)-Versorgungsspannung+Steilheitsverhältnis*Schwellenspannung von NMOS ohne Body-Bias)/(1+Steilheitsverhältnis)

Schwellenspannung CMOS

Gehen Grenzspannung = (Schwellenspannung von NMOS ohne Body-Bias+sqrt(1/Steilheitsverhältnis)*(Versorgungsspannung+(Schwellenspannung von PMOS ohne Body Bias)))/(1+sqrt(1/Steilheitsverhältnis))

Widerstandslast, minimale Eingangsspannung CMOS

Gehen Minimale Eingangsspannung der ohmschen Last = Null-Bias-Schwellenspannung+sqrt((8*Versorgungsspannung)/(3*Steilheit von NMOS*Lastwiderstand))-(1/(Steilheit von NMOS*Lastwiderstand))

Minimale Eingangsspannung CMOS

Gehen Minimale Eingangsspannung = (Versorgungsspannung+(Schwellenspannung von PMOS ohne Body Bias)+Steilheitsverhältnis*(2*Ausgangsspannung+Schwellenspannung von NMOS ohne Body-Bias))/(1+Steilheitsverhältnis)

Lastkapazität des kaskadierten Inverter-CMOS

Gehen Inverter-CMOS-Lastkapazität = PMOS-Gate-Drain-Kapazität+NMOS-Gate-Drain-Kapazität+PMOS-Drain-Massenkapazität+NMOS-Drain-Massenkapazität+Interne Kapazität des Inverter-CMOS+Inverter-CMOS-Gate-Kapazität

Durchschnittliche Ausbreitungsverzögerung CMOS

Gehen Durchschnittliche Ausbreitungsverzögerung = (Zeit für den Übergang der Ausgabe von hoch nach niedrig+Zeit für den Übergang der Ausgabe von niedrig nach hoch)/2

Widerstandslast Maximale Eingangsspannung CMOS

Gehen Ohmsche Last Maximale Eingangsspannung CMOS = Null-Bias-Schwellenspannung+(1/(Steilheit von NMOS*Lastwiderstand))

Durchschnittliche Verlustleistung CMOS

Gehen Durchschnittliche Verlustleistung = Inverter-CMOS-Lastkapazität*(Versorgungsspannung)^2*Frequenz

Maximale Eingangsspannung für symmetrisches CMOS

Gehen Maximale Eingangsspannung Symmetrisches CMOS = (3*Versorgungsspannung+2*Schwellenspannung von NMOS ohne Body-Bias)/8

Minimale Eingangsspannung für symmetrisches CMOS

Gehen Minimale Eingangsspannung Symmetrisches CMOS = (5*Versorgungsspannung-2*Schwellenspannung von NMOS ohne Body-Bias)/8

Schwingungsperiode Ringoszillator CMOS

Gehen Schwingungsdauer = 2*Anzahl der Stufen Ringoszillator*Durchschnittliche Ausbreitungsverzögerung

Rauschmarge für Hochsignal-CMOS

Gehen Rauschabstand für hohe Signale = Maximale Ausgangsspannung-Minimale Eingangsspannung

Transkonduktanzverhältnis CMOS

Gehen Steilheitsverhältnis = Steilheit von NMOS/Steilheit von PMOS

Lastkapazität des kaskadierten Inverter-CMOS Formel

Zuhause

FREI PDFs

🔍 Suche

Kategorien

Let Others Know

✖

Facebook

Twitter

Copied!