Haltezeit bei hoher Logik Taschenrechner

✖Die Aperturzeit für fallenden Eingang ist als die Zeit während des Eingangs definiert, in der die Logik auf 0 oder einen niedrigen Ausgang fällt.ⓘ Blendenzeit für fallenden Eingang [t_af]			+10% -10%
✖Die Setup-Zeit bei niedriger Logik ist als die Setup-Zeit definiert, wenn die Logik auf den niedrigen Eingang oder 0 fällt.ⓘ Einrichtungszeit bei niedriger Logik [T_setup0]			+10% -10%

✖Die Haltezeit bei High-Logik ist definiert als die Haltezeit während des Eingangs, wenn die Logik von High auf 1 oder High-Ausgang geht.ⓘ Haltezeit bei hoher Logik [T_hold1]

⎘ Kopie

👎

Formel

LaTeX

Rücksetzen

👍

Herunterladen CMOS-Zeiteigenschaften Formeln Pdf PDF Image

Haltezeit bei hoher Logik Lösung

SCHRITT 0: Zusammenfassung vor der Berechnung

Gebrauchte Formel

Haltezeit bei hoher Logik = Blendenzeit für fallenden Eingang-Einrichtungszeit bei niedriger Logik
T_hold1 = t_af-T_setup0
Diese formel verwendet 3 Variablen

Verwendete Variablen

Haltezeit bei hoher Logik - (Gemessen in Zweite) - Die Haltezeit bei High-Logik ist definiert als die Haltezeit während des Eingangs, wenn die Logik von High auf 1 oder High-Ausgang geht.
Blendenzeit für fallenden Eingang - (Gemessen in Zweite) - Die Aperturzeit für fallenden Eingang ist als die Zeit während des Eingangs definiert, in der die Logik auf 0 oder einen niedrigen Ausgang fällt.
Einrichtungszeit bei niedriger Logik - (Gemessen in Zweite) - Die Setup-Zeit bei niedriger Logik ist als die Setup-Zeit definiert, wenn die Logik auf den niedrigen Eingang oder 0 fällt.

SCHRITT 1: Konvertieren Sie die Eingänge in die Basiseinheit

Blendenzeit für fallenden Eingang: 11.65 Nanosekunde --> 1.165E-08 Zweite (Überprüfen sie die konvertierung hier)
Einrichtungszeit bei niedriger Logik: 3.75 Nanosekunde --> 3.75E-09 Zweite (Überprüfen sie die konvertierung hier)

SCHRITT 2: Formel auswerten

Eingabewerte in Formel ersetzen

T_hold1 = t_af-T_setup0 --> 1.165E-08-3.75E-09

Auswerten ... ...

T_hold1 = 7.9E-09

SCHRITT 3: Konvertieren Sie das Ergebnis in die Ausgabeeinheit

7.9E-09 Zweite -->7.9 Nanosekunde (Überprüfen sie die konvertierung hier)

ENDGÜLTIGE ANTWORT

7.9 Nanosekunde <-- Haltezeit bei hoher Logik

(Berechnung in 00.004 sekunden abgeschlossen)

Du bist da -

Zuhause » Maschinenbau » Elektronik » CMOS-Design und Anwendungen » CMOS-Zeiteigenschaften » Haltezeit bei hoher Logik

Credits

Erstellt von Shobhit Dimri

Bipin Tripathi Kumaon Institut für Technologie (BTKIT), Dwarahat

Shobhit Dimri hat diesen Rechner und 900+ weitere Rechner erstellt!

Geprüft von Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod hat diesen Rechner und 1900+ weitere Rechner verifiziert!

< CMOS-Zeiteigenschaften Taschenrechner

Blendenzeit für steigenden Eingang

LaTeX Gehen Blendenzeit für steigenden Eingang = Einrichtungszeit bei hoher Logik+Haltezeit bei niedriger Logik

Setup-Zeit bei hoher Logik

LaTeX Gehen Einrichtungszeit bei hoher Logik = Blendenzeit für steigenden Eingang-Haltezeit bei niedriger Logik

Blendenzeit für fallenden Eingang

LaTeX Gehen Blendenzeit für fallenden Eingang = Einrichtungszeit bei niedriger Logik+Haltezeit bei hoher Logik

Rüstzeit bei niedriger Logik

LaTeX Gehen Einrichtungszeit bei niedriger Logik = Blendenzeit für fallenden Eingang-Haltezeit bei hoher Logik

Mehr sehen >>

Haltezeit bei hoher Logik Formel

LaTeX Gehen

Haltezeit bei hoher Logik = Blendenzeit für fallenden Eingang-Einrichtungszeit bei niedriger Logik
T_hold1 = t_af-T_setup0

Was sind die Setup-Zeiten tsetup0 und tsetup1?

Im Allgemeinen unterscheiden sich die Verzögerungen für Eingaben von 0 und 1. Die Setup-Zeiten tsetup0 und tsetup1 sind die Zeiten, zu denen D vor dem Takt fallen bzw. steigen muss, damit die Daten mit dem kleinstmöglichen tDQ richtig erfasst werden.

Zuhause

FREI PDFs

🔍 Suche

Kategorien

Let Others Know

✖

Facebook

Twitter

Copied!