Carry-Skip Adder Delay Lösung

SCHRITT 0: Zusammenfassung vor der Berechnung
Gebrauchte Formel
Carry-Skip-Addiererverzögerung = Ausbreitungsverzögerung+2*(N-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung+(K-Eingang UND Tor-1)*Multiplexer-Verzögerung+XOR-Verzögerung
Tskip = tpg+2*(n-1)*Tao+(K-1)*tmux+Txor
Diese formel verwendet 7 Variablen
Verwendete Variablen
Carry-Skip-Addiererverzögerung - (Gemessen in Zweite) - Die Carry-Skip-Addiererverzögerung, der kritische Pfad der bisher betrachteten CPAs, umfasst ein Gate oder einen Transistor für jedes Bit des Addierers, was bei großen Addierern langsam sein kann.
Ausbreitungsverzögerung - (Gemessen in Zweite) - Die Ausbreitungsverzögerung bezieht sich typischerweise auf die Anstiegszeit oder Abfallzeit in Logikgattern. Dies ist die Zeit, die ein Logikgatter benötigt, um seinen Ausgangszustand basierend auf einer Änderung des Eingangszustands zu ändern.
N-Eingang UND Tor - Das UND-Gatter mit N Eingängen ist definiert als die Anzahl der Eingänge im UND-Logikgatter für den gewünschten Ausgang.
UND-ODER-Gate-Verzögerung - (Gemessen in Zweite) - Die Verzögerung des UND-ODER-Gatters in der grauen Zelle ist definiert als die Verzögerung der Rechenzeit im UND/ODER-Gatter, wenn die Logik durch dieses hindurchgeleitet wird.
K-Eingang UND Tor - Das UND-Gatter mit K-Eingang ist als der k-te Eingang im UND-Gatter unter den logischen Gattern definiert.
Multiplexer-Verzögerung - (Gemessen in Zweite) - Multiplexer-Verzögerung ist die Ausbreitungsverzögerung des Multiplexers. Es weist eine minimale Anzahl von PMOS und NMOS, eine minimale Verzögerung und eine minimale Verlustleistung auf.
XOR-Verzögerung - (Gemessen in Zweite) - Die XOR-Verzögerung ist die Ausbreitungsverzögerung des XOR-Gatters.
SCHRITT 1: Konvertieren Sie die Eingänge in die Basiseinheit
Ausbreitungsverzögerung: 8.01 Nanosekunde --> 8.01E-09 Zweite (Überprüfen sie die konvertierung ​hier)
N-Eingang UND Tor: 2 --> Keine Konvertierung erforderlich
UND-ODER-Gate-Verzögerung: 2.05 Nanosekunde --> 2.05E-09 Zweite (Überprüfen sie die konvertierung ​hier)
K-Eingang UND Tor: 7 --> Keine Konvertierung erforderlich
Multiplexer-Verzögerung: 3.45 Nanosekunde --> 3.45E-09 Zweite (Überprüfen sie die konvertierung ​hier)
XOR-Verzögerung: 1.49 Nanosekunde --> 1.49E-09 Zweite (Überprüfen sie die konvertierung ​hier)
SCHRITT 2: Formel auswerten
Eingabewerte in Formel ersetzen
Tskip = tpg+2*(n-1)*Tao+(K-1)*tmux+Txor --> 8.01E-09+2*(2-1)*2.05E-09+(7-1)*3.45E-09+1.49E-09
Auswerten ... ...
Tskip = 3.43E-08
SCHRITT 3: Konvertieren Sie das Ergebnis in die Ausgabeeinheit
3.43E-08 Zweite -->34.3 Nanosekunde (Überprüfen sie die konvertierung ​hier)
ENDGÜLTIGE ANTWORT
34.3 Nanosekunde <-- Carry-Skip-Addiererverzögerung
(Berechnung in 00.004 sekunden abgeschlossen)

Credits

Creator Image
Erstellt von Shobhit Dimri
Bipin Tripathi Kumaon Institut für Technologie (BTKIT), Dwarahat
Shobhit Dimri hat diesen Rechner und 900+ weitere Rechner erstellt!
Verifier Image
Geprüft von Urvi Rathod
Vishwakarma Government Engineering College (VGEC), Ahmedabad
Urvi Rathod hat diesen Rechner und 1900+ weitere Rechner verifiziert!

Array-Datenpfad-Subsystem Taschenrechner

'XOR'-Verzögerung
​ LaTeX ​ Gehen XOR-Verzögerung = Ripple-Zeit-(Ausbreitungsverzögerung+(Gates auf kritischem Weg-1)*UND-ODER-Gate-Verzögerung)
Kritische Pfadverzögerung des Carry-Ripple-Addierers
​ LaTeX ​ Gehen Ripple-Zeit = Ausbreitungsverzögerung+(Gates auf kritischem Weg-1)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung
Erdkapazität
​ LaTeX ​ Gehen Erdkapazität = ((Angreiferspannung*Angrenzende Kapazität)/Opferspannung)-Angrenzende Kapazität
N-Bit Carry-Skip-Addierer
​ LaTeX ​ Gehen N-Bit-Carry-Skip-Addierer = N-Eingang UND Tor*K-Eingang UND Tor

Carry-Skip Adder Delay Formel

​LaTeX ​Gehen
Carry-Skip-Addiererverzögerung = Ausbreitungsverzögerung+2*(N-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung+(K-Eingang UND Tor-1)*Multiplexer-Verzögerung+XOR-Verzögerung
Tskip = tpg+2*(n-1)*Tao+(K-1)*tmux+Txor

Welche Bedeutung hat der Carry-Skip-Addierer?

Ein Carry-Skip-Addierer ist eine Addiererimplementierung, die die Verzögerung eines Ripple-Carry-Addierers mit geringem Aufwand im Vergleich zu anderen Addierern verbessert. Die Verbesserung der Worst-Case-Verzögerung wird erreicht, indem mehrere Carry-Skip-Addierer verwendet werden, um einen Block-Carry-Skip-Addierer zu bilden. Im Gegensatz zu anderen schnellen Addierern wird die Leistung des Carry-Skip-Addierers nur mit einigen der Kombinationen von Eingangsbits erhöht. Dies bedeutet, dass die Geschwindigkeitsverbesserung nur probabilistisch ist.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!