लसावि कॅल्क्युलेटर

उच्च ते निम्न आउटपुट संक्रमण CMOS साठी प्रसार विलंब कॅल्क्युलेटर

अभियांत्रिकी आरोग्य आर्थिक खेळाचे मैदान अधिक >>

↳

इलेक्ट्रॉनिक्स इलेक्ट्रॉनिक्स आणि इन्स्ट्रुमेंटेशन उत्पादन अभियांत्रिकी दिवाणी अधिक >>

⤿

CMOS डिझाइन आणि अनुप्रयोग अँटेना आणि वेव्ह प्रोपोगेशन अॅनालॉग इलेक्ट्रॉनिक्स अॅनालॉग कम्युनिकेशन्स अधिक >>

⤿

CMOS इन्व्हर्टर CMOS डिझाइन वैशिष्ट्ये CMOS पॉवर मेट्रिक्स CMOS विलंब वैशिष्ट्ये अधिक >>

✖इन्व्हर्टर CMOS लोड कॅपेसिटन्स ही CMOS इन्व्हर्टरच्या आउटपुटद्वारे चालविलेली कॅपेसिटन्स आहे, ज्यामध्ये वायरिंग, कनेक्ट केलेल्या गेट्सचे इनपुट कॅपेसिटन्स आणि परजीवी कॅपेसिटन्सचा समावेश आहे.ⓘ इन्व्हर्टर CMOS लोड कॅपेसिटन्स [C_load]			+10% -10%
✖NMOS चे ट्रान्सकंडक्टन्स म्हणजे जेव्हा ड्रेन-स्रोत व्होल्टेज स्थिर असते तेव्हा आउटपुट ड्रेन करंटमधील बदल आणि इनपुट गेट-सोर्स व्होल्टेजमधील बदलाच्या गुणोत्तराचा संदर्भ देते.ⓘ NMOS चे ट्रान्सकंडक्टन्स [K_n]			+10% -10%
✖पुरवठा व्होल्टेज म्हणजे विद्युतीय सर्किट किंवा उपकरणाला उर्जा स्त्रोताद्वारे प्रदान केलेल्या व्होल्टेज पातळीचा संदर्भ देते, जे वर्तमान प्रवाह आणि ऑपरेशनसाठी संभाव्य फरक म्हणून काम करते.ⓘ पुरवठा व्होल्टेज [V_DD]			+10% -10%
✖बॉडी बायससह एनएमओएसचा थ्रेशोल्ड व्होल्टेज म्हणजे सब्सट्रेट (बॉडी) वर अतिरिक्त बायस व्होल्टेज लागू केल्यावर एनएमओएस ट्रान्झिस्टर स्विच करण्यासाठी आवश्यक असलेल्या किमान इनपुट व्होल्टेजचा संदर्भ देते.ⓘ बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज [V_T,n]			+10% -10%

✖आउटपुटच्या उच्च ते निम्न संक्रमणासाठी लागणारा वेळ म्हणजे डिव्हाइस किंवा सर्किटच्या आउटपुट टर्मिनलवर सिग्नलद्वारे उच्च व्होल्टेज पातळीपासून कमी व्होल्टेज स्तरावर संक्रमण करण्यासाठी घेतलेला कालावधी.ⓘ उच्च ते निम्न आउटपुट संक्रमण CMOS साठी प्रसार विलंब [ζ_PHL]

⎘ कॉपी

👎

सुत्र

✖

उच्च ते निम्न आउटपुट संक्रमण CMOS साठी प्रसार विलंब

सुत्र

ζ PHL = (\frac{C load}{K n \cdot (V DD - V T,n)}) \cdot ((2 \cdot \frac{V T,n}{V DD - V T,n}) + \ln ((4 \cdot \frac{V DD - V T,n}{V DD}) - 1))

उदाहरण

0.002508 ns = (\frac{0.93 fF}{200 µA/V² \cdot (3.3 V - 0.8 V)}) \cdot ((2 \cdot \frac{0.8 V}{3.3 V - 0.8 V}) + \ln ((4 \cdot \frac{3.3 V - 0.8 V}{3.3 V}) - 1))

कॅल्क्युलेटर

LaTeX

रीसेट करा

👍

डाउनलोड करा CMOS इन्व्हर्टर सूत्रे PDF PDF Image

उच्च ते निम्न आउटपुट संक्रमण CMOS साठी प्रसार विलंब उपाय

चरण 0: पूर्व-गणन सारांश

फॉर्म्युला वापरले जाते

आउटपुटच्या उच्च ते निम्न संक्रमणासाठी वेळ = (इन्व्हर्टर CMOS लोड कॅपेसिटन्स/(NMOS चे ट्रान्सकंडक्टन्स*(पुरवठा व्होल्टेज-बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज)))*((2*बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज/(पुरवठा व्होल्टेज-बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज))+ln((4*(पुरवठा व्होल्टेज-बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज)/पुरवठा व्होल्टेज)-1))
ζ_PHL = (C_load/(K_n*(V_DD-V_T,n)))*((2*V_T,n/(V_DD-V_T,n))+ln((4*(V_DD-V_T,n)/V_DD)-1))
हे सूत्र 1 कार्ये, 5 व्हेरिएबल्स वापरते

कार्ये वापरली

ln - नैसर्गिक लॉगरिथम, ज्याला बेस e ला लॉगरिथम असेही म्हणतात, हे नैसर्गिक घातांकीय कार्याचे व्यस्त कार्य आहे., ln(Number)

व्हेरिएबल्स वापरलेले

आउटपुटच्या उच्च ते निम्न संक्रमणासाठी वेळ - (मध्ये मोजली दुसरा) - आउटपुटच्या उच्च ते निम्न संक्रमणासाठी लागणारा वेळ म्हणजे डिव्हाइस किंवा सर्किटच्या आउटपुट टर्मिनलवर सिग्नलद्वारे उच्च व्होल्टेज पातळीपासून कमी व्होल्टेज स्तरावर संक्रमण करण्यासाठी घेतलेला कालावधी.
इन्व्हर्टर CMOS लोड कॅपेसिटन्स - (मध्ये मोजली फॅरड) - इन्व्हर्टर CMOS लोड कॅपेसिटन्स ही CMOS इन्व्हर्टरच्या आउटपुटद्वारे चालविलेली कॅपेसिटन्स आहे, ज्यामध्ये वायरिंग, कनेक्ट केलेल्या गेट्सचे इनपुट कॅपेसिटन्स आणि परजीवी कॅपेसिटन्सचा समावेश आहे.
NMOS चे ट्रान्सकंडक्टन्स - (मध्ये मोजली अँपिअर प्रति स्क्वेअर व्होल्ट) - NMOS चे ट्रान्सकंडक्टन्स म्हणजे जेव्हा ड्रेन-स्रोत व्होल्टेज स्थिर असते तेव्हा आउटपुट ड्रेन करंटमधील बदल आणि इनपुट गेट-सोर्स व्होल्टेजमधील बदलाच्या गुणोत्तराचा संदर्भ देते.
पुरवठा व्होल्टेज - (मध्ये मोजली व्होल्ट) - पुरवठा व्होल्टेज म्हणजे विद्युतीय सर्किट किंवा उपकरणाला उर्जा स्त्रोताद्वारे प्रदान केलेल्या व्होल्टेज पातळीचा संदर्भ देते, जे वर्तमान प्रवाह आणि ऑपरेशनसाठी संभाव्य फरक म्हणून काम करते.
बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज - (मध्ये मोजली व्होल्ट) - बॉडी बायससह एनएमओएसचा थ्रेशोल्ड व्होल्टेज म्हणजे सब्सट्रेट (बॉडी) वर अतिरिक्त बायस व्होल्टेज लागू केल्यावर एनएमओएस ट्रान्झिस्टर स्विच करण्यासाठी आवश्यक असलेल्या किमान इनपुट व्होल्टेजचा संदर्भ देते.

चरण 1: इनपुट ला बेस युनिटमध्ये रूपांतरित करा

इन्व्हर्टर CMOS लोड कॅपेसिटन्स: 0.93 फेमटोफॅरड --> 9.3E-16 फॅरड (रूपांतरण तपासा येथे)
NMOS चे ट्रान्सकंडक्टन्स: 200 मायक्रो अँपिअर प्रति स्क्वेअर व्होल्ट --> 0.0002 अँपिअर प्रति स्क्वेअर व्होल्ट (रूपांतरण तपासा येथे)
पुरवठा व्होल्टेज: 3.3 व्होल्ट --> 3.3 व्होल्ट कोणतेही रूपांतरण आवश्यक नाही
बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज: 0.8 व्होल्ट --> 0.8 व्होल्ट कोणतेही रूपांतरण आवश्यक नाही

चरण 2: फॉर्म्युलाचे मूल्यांकन करा

फॉर्म्युलामध्ये इनपुट व्हॅल्यूजची स्थापना करणे

ζ_PHL = (C_load/(K_n*(V_DD-V_T,n)))*((2*V_T,n/(V_DD-V_T,n))+ln((4*(V_DD-V_T,n)/V_DD)-1)) --> (9.3E-16/(0.0002*(3.3-0.8)))*((2*0.8/(3.3-0.8))+ln((4*(3.3-0.8)/3.3)-1))

मूल्यांकन करत आहे ... ...

ζ_PHL = 2.50762420773954E-12

चरण 3: निकाल आउटपुटच्या युनिटमध्ये रूपांतरित करा

2.50762420773954E-12 दुसरा -->0.00250762420773954 नॅनोसेकंद (रूपांतरण तपासा येथे)

अंतिम उत्तर

0.00250762420773954 ≈ 0.002508 नॅनोसेकंद <-- आउटपुटच्या उच्च ते निम्न संक्रमणासाठी वेळ

(गणना 00.004 सेकंदात पूर्ण झाली)

आपण येथे आहात -

होम » अभियांत्रिकी » इलेक्ट्रॉनिक्स » CMOS डिझाइन आणि अनुप्रयोग » CMOS इन्व्हर्टर » उच्च ते निम्न आउटपुट संक्रमण CMOS साठी प्रसार विलंब

जमा

ने निर्मित प्रियांका पटेल

लालभाई दलपतभाई कॉलेज ऑफ इंजिनीअरिंग (LDCE), अहमदाबाद

प्रियांका पटेल यांनी हे कॅल्क्युलेटर आणि 25+ अधिक कॅल्क्युलेटर तयार केले आहेत!

द्वारे सत्यापित परमिंदर सिंग

चंदीगड विद्यापीठ (CU), पंजाब

परमिंदर सिंग यानी हे कॅल्क्युलेटर आणि 500+ अधिक कॅल्क्युलेटर सत्यापित केले आहेत।

< CMOS इन्व्हर्टर कॅल्क्युलेटर

थ्रेशोल्ड व्होल्टेज CMOS

जा थ्रेशोल्ड व्होल्टेज = (शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज+sqrt(1/ट्रान्सकंडक्टन्स रेशो)*(पुरवठा व्होल्टेज+(शरीराच्या पूर्वाग्रहाशिवाय पीएमओएसचा थ्रेशोल्ड व्होल्टेज)))/(1+sqrt(1/ट्रान्सकंडक्टन्स रेशो))

कमाल इनपुट व्होल्टेज CMOS

जा कमाल इनपुट व्होल्टेज CMOS = (2*कमाल इनपुटसाठी आउटपुट व्होल्टेज+(शरीराच्या पूर्वाग्रहाशिवाय पीएमओएसचा थ्रेशोल्ड व्होल्टेज)-पुरवठा व्होल्टेज+ट्रान्सकंडक्टन्स रेशो*शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज)/(1+ट्रान्सकंडक्टन्स रेशो)

सिमेट्रिक CMOS साठी कमाल इनपुट व्होल्टेज

जा कमाल इनपुट व्होल्टेज सममितीय CMOS = (3*पुरवठा व्होल्टेज+2*शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज)/8

उच्च सिग्नल CMOS साठी आवाज मार्जिन

जा उच्च सिग्नलसाठी आवाज मार्जिन = कमाल आउटपुट व्होल्टेज-किमान इनपुट व्होल्टेज

अजून पहा >>