दोन संख्या चे लसावि

ऑसिलेशन पीरियड रिंग ऑसिलेटर CMOS कॅल्क्युलेटर

अभियांत्रिकी आरोग्य आर्थिक खेळाचे मैदान अधिक >>

↳

इलेक्ट्रॉनिक्स इलेक्ट्रॉनिक्स आणि इन्स्ट्रुमेंटेशन उत्पादन अभियांत्रिकी दिवाणी अधिक >>

⤿

CMOS डिझाइन आणि अनुप्रयोग अँटेना आणि वेव्ह प्रोपोगेशन अॅनालॉग इलेक्ट्रॉनिक्स अॅनालॉग कम्युनिकेशन्स अधिक >>

⤿

CMOS इन्व्हर्टर CMOS डिझाइन वैशिष्ट्ये CMOS पॉवर मेट्रिक्स CMOS विलंब वैशिष्ट्ये अधिक >>

✖स्टेजची संख्या रिंग ऑसिलेटर एक बंद लूप बनवणाऱ्या इंटरकनेक्टेड इन्व्हर्टर स्टेजच्या गणनेचा संदर्भ देते, डिजिटल सर्किट्समध्ये सतत ओसीलेटिंग सिग्नल तयार करते.ⓘ स्टेजची संख्या रिंग ऑसिलेटर [n]			+10% -10%
✖सरासरी प्रसार विलंब म्हणजे सिग्नलला इनपुट ते डिजिटल सर्किटच्या आउटपुटपर्यंत प्रवास करण्यासाठी लागणारा वेळ, ज्याची सरासरी एकाधिक संक्रमणे किंवा ऑपरेशन्सवर असते.ⓘ सरासरी प्रसार विलंब [ζ_P]			+10% -10%

✖दोलन कालावधी म्हणजे दोलन वेव्हफॉर्मच्या एका संपूर्ण चक्रासाठी लागणारा वेळ, जो वेव्हफॉर्मच्या शिखर किंवा कुंडच्या सलग पुनरावृत्ती दरम्यानचा कालावधी दर्शवितो.ⓘ ऑसिलेशन पीरियड रिंग ऑसिलेटर CMOS [T_osc]

⎘ कॉपी

👎

सुत्र

✖

ऑसिलेशन पीरियड रिंग ऑसिलेटर CMOS

सुत्र

T osc = 2 \cdot n \cdot ζ P

उदाहरण

0.0252 ns = 2 \cdot 3 \cdot 0.0042 ns

कॅल्क्युलेटर

LaTeX

रीसेट करा

👍

डाउनलोड करा CMOS इन्व्हर्टर सूत्रे PDF PDF Image

ऑसिलेशन पीरियड रिंग ऑसिलेटर CMOS उपाय

चरण 0: पूर्व-गणन सारांश

फॉर्म्युला वापरले जाते

दोलन कालावधी = 2*स्टेजची संख्या रिंग ऑसिलेटर*सरासरी प्रसार विलंब
T_osc = 2*n*ζ_P
हे सूत्र 3 व्हेरिएबल्स वापरते

व्हेरिएबल्स वापरलेले

दोलन कालावधी - (मध्ये मोजली दुसरा) - दोलन कालावधी म्हणजे दोलन वेव्हफॉर्मच्या एका संपूर्ण चक्रासाठी लागणारा वेळ, जो वेव्हफॉर्मच्या शिखर किंवा कुंडच्या सलग पुनरावृत्ती दरम्यानचा कालावधी दर्शवितो.
स्टेजची संख्या रिंग ऑसिलेटर - स्टेजची संख्या रिंग ऑसिलेटर एक बंद लूप बनवणाऱ्या इंटरकनेक्टेड इन्व्हर्टर स्टेजच्या गणनेचा संदर्भ देते, डिजिटल सर्किट्समध्ये सतत ओसीलेटिंग सिग्नल तयार करते.
सरासरी प्रसार विलंब - (मध्ये मोजली दुसरा) - सरासरी प्रसार विलंब म्हणजे सिग्नलला इनपुट ते डिजिटल सर्किटच्या आउटपुटपर्यंत प्रवास करण्यासाठी लागणारा वेळ, ज्याची सरासरी एकाधिक संक्रमणे किंवा ऑपरेशन्सवर असते.

चरण 1: इनपुट ला बेस युनिटमध्ये रूपांतरित करा

स्टेजची संख्या रिंग ऑसिलेटर: 3 --> कोणतेही रूपांतरण आवश्यक नाही
सरासरी प्रसार विलंब: 0.0042 नॅनोसेकंद --> 4.2E-12 दुसरा (रूपांतरण तपासा येथे)

चरण 2: फॉर्म्युलाचे मूल्यांकन करा

फॉर्म्युलामध्ये इनपुट व्हॅल्यूजची स्थापना करणे

T_osc = 2*n*ζ_P --> 2*3*4.2E-12

मूल्यांकन करत आहे ... ...

T_osc = 2.52E-11

चरण 3: निकाल आउटपुटच्या युनिटमध्ये रूपांतरित करा

2.52E-11 दुसरा -->0.0252 नॅनोसेकंद (रूपांतरण तपासा येथे)

अंतिम उत्तर

0.0252 नॅनोसेकंद <-- दोलन कालावधी

(गणना 00.004 सेकंदात पूर्ण झाली)

आपण येथे आहात -

होम » अभियांत्रिकी » इलेक्ट्रॉनिक्स » CMOS डिझाइन आणि अनुप्रयोग » CMOS इन्व्हर्टर » ऑसिलेशन पीरियड रिंग ऑसिलेटर CMOS

जमा

ने निर्मित प्रियांका पटेल

लालभाई दलपतभाई कॉलेज ऑफ इंजिनीअरिंग (LDCE), अहमदाबाद

प्रियांका पटेल यांनी हे कॅल्क्युलेटर आणि 25+ अधिक कॅल्क्युलेटर तयार केले आहेत!

द्वारे सत्यापित परमिंदर सिंग

चंदीगड विद्यापीठ (CU), पंजाब

परमिंदर सिंग यानी हे कॅल्क्युलेटर आणि 500+ अधिक कॅल्क्युलेटर सत्यापित केले आहेत।

< CMOS इन्व्हर्टर कॅल्क्युलेटर

थ्रेशोल्ड व्होल्टेज CMOS

जा थ्रेशोल्ड व्होल्टेज = (शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज+sqrt(1/ट्रान्सकंडक्टन्स रेशो)*(पुरवठा व्होल्टेज+(शरीराच्या पूर्वाग्रहाशिवाय पीएमओएसचा थ्रेशोल्ड व्होल्टेज)))/(1+sqrt(1/ट्रान्सकंडक्टन्स रेशो))

कमाल इनपुट व्होल्टेज CMOS

जा कमाल इनपुट व्होल्टेज CMOS = (2*कमाल इनपुटसाठी आउटपुट व्होल्टेज+(शरीराच्या पूर्वाग्रहाशिवाय पीएमओएसचा थ्रेशोल्ड व्होल्टेज)-पुरवठा व्होल्टेज+ट्रान्सकंडक्टन्स रेशो*शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज)/(1+ट्रान्सकंडक्टन्स रेशो)

सिमेट्रिक CMOS साठी कमाल इनपुट व्होल्टेज

जा कमाल इनपुट व्होल्टेज सममितीय CMOS = (3*पुरवठा व्होल्टेज+2*शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज)/8

उच्च सिग्नल CMOS साठी आवाज मार्जिन

जा उच्च सिग्नलसाठी आवाज मार्जिन = कमाल आउटपुट व्होल्टेज-किमान इनपुट व्होल्टेज

अजून पहा >>