मसावि कॅल्क्युलेटर

कॅस्केड इन्व्हर्टर CMOS ची लोड कॅपेसिटन्स कॅल्क्युलेटर

अभियांत्रिकी आरोग्य आर्थिक खेळाचे मैदान अधिक >>

↳

इलेक्ट्रॉनिक्स इलेक्ट्रॉनिक्स आणि इन्स्ट्रुमेंटेशन उत्पादन अभियांत्रिकी दिवाणी अधिक >>

⤿

CMOS डिझाइन आणि अनुप्रयोग अँटेना आणि वेव्ह प्रोपोगेशन अॅनालॉग इलेक्ट्रॉनिक्स अॅनालॉग कम्युनिकेशन्स अधिक >>

⤿

CMOS इन्व्हर्टर CMOS डिझाइन वैशिष्ट्ये CMOS पॉवर मेट्रिक्स CMOS विलंब वैशिष्ट्ये अधिक >>

✖पीएमओएस गेट ड्रेन कॅपेसिटन्स म्हणजे पीएमओएस ट्रान्झिस्टरच्या गेट आणि ड्रेन टर्मिनल्समधील कॅपेसिटन्स, डिजिटल सर्किट ऍप्लिकेशन्समध्ये त्याच्या स्विचिंग स्पीड आणि पॉवरच्या वापरावर परिणाम होतो.ⓘ पीएमओएस गेट ड्रेन कॅपेसिटन्स [C_gd,p]			+10% -10%
✖NMOS गेट ड्रेन कॅपेसिटन्स म्हणजे NMOS ट्रान्झिस्टरच्या गेट आणि ड्रेन टर्मिनल्समधील कॅपेसिटन्स, डिजिटल सर्किट ऍप्लिकेशन्समध्ये त्याच्या स्विचिंग स्पीड आणि पॉवरच्या वापरावर परिणाम होतो.ⓘ NMOS गेट ड्रेन कॅपेसिटन्स [C_gd,n]			+10% -10%
✖पीएमओएस ड्रेन बल्क कॅपॅसिटन्स म्हणजे ड्रेन टर्मिनल आणि पीएमओएस ट्रान्झिस्टरच्या सब्सट्रेटमधील कॅपेसिटन्सचा संदर्भ, विविध सर्किट ऍप्लिकेशन्समध्ये त्याच्या वर्तनावर परिणाम होतो.ⓘ पीएमओएस ड्रेन बल्क कॅपेसिटन्स [C_db,p]			+10% -10%
✖एनएमओएस ड्रेन बल्क कॅपेसिटन्स म्हणजे ड्रेन टर्मिनल आणि एनएमओएस ट्रान्झिस्टरच्या बल्क (सबस्ट्रेट) मधील कॅपेसिटन्सचा संदर्भ, त्याच्या स्विचिंग वैशिष्ट्यांवर आणि एकूण कार्यक्षमतेवर परिणाम होतो.ⓘ NMOS ड्रेन बल्क कॅपेसिटन्स [C_db,n]			+10% -10%
✖इन्व्हर्टर CMOS इंटरनल कॅपेसिटन्स म्हणजे CMOS इन्व्हर्टरमधील परजीवी कॅपेसिटन्सचा संदर्भ आहे, ज्यामध्ये जंक्शन आणि ओव्हरलॅप कॅपेसिटन्सचा समावेश आहे, ज्यामुळे त्याचा स्विचिंग स्पीड आणि पॉवर वापर प्रभावित होतो.ⓘ इन्व्हर्टर CMOS अंतर्गत क्षमता [C_in]			+10% -10%
✖इन्व्हर्टर CMOS गेट कॅपेसिटन्स ही CMOS इनव्हर्टरच्या गेट टर्मिनलवरील एकूण कॅपेसिटन्स आहे, स्विचिंग गती आणि वीज वापरावर परिणाम करते, ज्यामध्ये गेट-टू-सोर्स असतात.ⓘ इन्व्हर्टर CMOS गेट कॅपेसिटन्स [C_g]			+10% -10%

✖इन्व्हर्टर CMOS लोड कॅपेसिटन्स ही CMOS इन्व्हर्टरच्या आउटपुटद्वारे चालविलेली कॅपेसिटन्स आहे, ज्यामध्ये वायरिंग, कनेक्ट केलेल्या गेट्सचे इनपुट कॅपेसिटन्स आणि परजीवी कॅपेसिटन्सचा समावेश आहे.ⓘ कॅस्केड इन्व्हर्टर CMOS ची लोड कॅपेसिटन्स [C_load]

⎘ कॉपी

👎

सुत्र

✖

कॅस्केड इन्व्हर्टर CMOS ची लोड कॅपेसिटन्स

सुत्र

C load = C gd,p + C gd,n + C db,p + C db,n + C in + C g

उदाहरण

0.93 fF = 0.15 fF + 0.1 fF + 0.25 fF + 0.2 fF + 0.05 fF + 0.18 fF

कॅल्क्युलेटर

LaTeX

रीसेट करा

👍

डाउनलोड करा CMOS इन्व्हर्टर सूत्रे PDF PDF Image

कॅस्केड इन्व्हर्टर CMOS ची लोड कॅपेसिटन्स उपाय

चरण 0: पूर्व-गणन सारांश

फॉर्म्युला वापरले जाते

इन्व्हर्टर CMOS लोड कॅपेसिटन्स = पीएमओएस गेट ड्रेन कॅपेसिटन्स+NMOS गेट ड्रेन कॅपेसिटन्स+पीएमओएस ड्रेन बल्क कॅपेसिटन्स+NMOS ड्रेन बल्क कॅपेसिटन्स+इन्व्हर्टर CMOS अंतर्गत क्षमता+इन्व्हर्टर CMOS गेट कॅपेसिटन्स
C_load = C_gd,p+C_gd,n+C_db,p+C_db,n+C_in+C_g
हे सूत्र 7 व्हेरिएबल्स वापरते

व्हेरिएबल्स वापरलेले

इन्व्हर्टर CMOS लोड कॅपेसिटन्स - (मध्ये मोजली फॅरड) - इन्व्हर्टर CMOS लोड कॅपेसिटन्स ही CMOS इन्व्हर्टरच्या आउटपुटद्वारे चालविलेली कॅपेसिटन्स आहे, ज्यामध्ये वायरिंग, कनेक्ट केलेल्या गेट्सचे इनपुट कॅपेसिटन्स आणि परजीवी कॅपेसिटन्सचा समावेश आहे.
पीएमओएस गेट ड्रेन कॅपेसिटन्स - (मध्ये मोजली फॅरड) - पीएमओएस गेट ड्रेन कॅपेसिटन्स म्हणजे पीएमओएस ट्रान्झिस्टरच्या गेट आणि ड्रेन टर्मिनल्समधील कॅपेसिटन्स, डिजिटल सर्किट ऍप्लिकेशन्समध्ये त्याच्या स्विचिंग स्पीड आणि पॉवरच्या वापरावर परिणाम होतो.
NMOS गेट ड्रेन कॅपेसिटन्स - (मध्ये मोजली फॅरड) - NMOS गेट ड्रेन कॅपेसिटन्स म्हणजे NMOS ट्रान्झिस्टरच्या गेट आणि ड्रेन टर्मिनल्समधील कॅपेसिटन्स, डिजिटल सर्किट ऍप्लिकेशन्समध्ये त्याच्या स्विचिंग स्पीड आणि पॉवरच्या वापरावर परिणाम होतो.
पीएमओएस ड्रेन बल्क कॅपेसिटन्स - (मध्ये मोजली फॅरड) - पीएमओएस ड्रेन बल्क कॅपॅसिटन्स म्हणजे ड्रेन टर्मिनल आणि पीएमओएस ट्रान्झिस्टरच्या सब्सट्रेटमधील कॅपेसिटन्सचा संदर्भ, विविध सर्किट ऍप्लिकेशन्समध्ये त्याच्या वर्तनावर परिणाम होतो.
NMOS ड्रेन बल्क कॅपेसिटन्स - (मध्ये मोजली फॅरड) - एनएमओएस ड्रेन बल्क कॅपेसिटन्स म्हणजे ड्रेन टर्मिनल आणि एनएमओएस ट्रान्झिस्टरच्या बल्क (सबस्ट्रेट) मधील कॅपेसिटन्सचा संदर्भ, त्याच्या स्विचिंग वैशिष्ट्यांवर आणि एकूण कार्यक्षमतेवर परिणाम होतो.
इन्व्हर्टर CMOS अंतर्गत क्षमता - (मध्ये मोजली फॅरड) - इन्व्हर्टर CMOS इंटरनल कॅपेसिटन्स म्हणजे CMOS इन्व्हर्टरमधील परजीवी कॅपेसिटन्सचा संदर्भ आहे, ज्यामध्ये जंक्शन आणि ओव्हरलॅप कॅपेसिटन्सचा समावेश आहे, ज्यामुळे त्याचा स्विचिंग स्पीड आणि पॉवर वापर प्रभावित होतो.
इन्व्हर्टर CMOS गेट कॅपेसिटन्स - (मध्ये मोजली फॅरड) - इन्व्हर्टर CMOS गेट कॅपेसिटन्स ही CMOS इनव्हर्टरच्या गेट टर्मिनलवरील एकूण कॅपेसिटन्स आहे, स्विचिंग गती आणि वीज वापरावर परिणाम करते, ज्यामध्ये गेट-टू-सोर्स असतात.

चरण 1: इनपुट ला बेस युनिटमध्ये रूपांतरित करा

पीएमओएस गेट ड्रेन कॅपेसिटन्स: 0.15 फेमटोफॅरड --> 1.5E-16 फॅरड (रूपांतरण तपासा येथे)
NMOS गेट ड्रेन कॅपेसिटन्स: 0.1 फेमटोफॅरड --> 1E-16 फॅरड (रूपांतरण तपासा येथे)
पीएमओएस ड्रेन बल्क कॅपेसिटन्स: 0.25 फेमटोफॅरड --> 2.5E-16 फॅरड (रूपांतरण तपासा येथे)
NMOS ड्रेन बल्क कॅपेसिटन्स: 0.2 फेमटोफॅरड --> 2E-16 फॅरड (रूपांतरण तपासा येथे)
इन्व्हर्टर CMOS अंतर्गत क्षमता: 0.05 फेमटोफॅरड --> 5E-17 फॅरड (रूपांतरण तपासा येथे)
इन्व्हर्टर CMOS गेट कॅपेसिटन्स: 0.18 फेमटोफॅरड --> 1.8E-16 फॅरड (रूपांतरण तपासा येथे)

चरण 2: फॉर्म्युलाचे मूल्यांकन करा

फॉर्म्युलामध्ये इनपुट व्हॅल्यूजची स्थापना करणे

C_load = C_gd,p+C_gd,n+C_db,p+C_db,n+C_in+C_g --> 1.5E-16+1E-16+2.5E-16+2E-16+5E-17+1.8E-16

मूल्यांकन करत आहे ... ...

C_load = 9.3E-16

चरण 3: निकाल आउटपुटच्या युनिटमध्ये रूपांतरित करा

9.3E-16 फॅरड -->0.93 फेमटोफॅरड (रूपांतरण तपासा येथे)

अंतिम उत्तर

0.93 फेमटोफॅरड <-- इन्व्हर्टर CMOS लोड कॅपेसिटन्स

(गणना 00.004 सेकंदात पूर्ण झाली)

आपण येथे आहात -

होम » अभियांत्रिकी » इलेक्ट्रॉनिक्स » CMOS डिझाइन आणि अनुप्रयोग » CMOS इन्व्हर्टर » कॅस्केड इन्व्हर्टर CMOS ची लोड कॅपेसिटन्स

जमा

ने निर्मित प्रियांका पटेल

लालभाई दलपतभाई कॉलेज ऑफ इंजिनीअरिंग (LDCE), अहमदाबाद

प्रियांका पटेल यांनी हे कॅल्क्युलेटर आणि 25+ अधिक कॅल्क्युलेटर तयार केले आहेत!

द्वारे सत्यापित परमिंदर सिंग

चंदीगड विद्यापीठ (CU), पंजाब

परमिंदर सिंग यानी हे कॅल्क्युलेटर आणि 500+ अधिक कॅल्क्युलेटर सत्यापित केले आहेत।

< CMOS इन्व्हर्टर कॅल्क्युलेटर

थ्रेशोल्ड व्होल्टेज CMOS

जा थ्रेशोल्ड व्होल्टेज = (शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज+sqrt(1/ट्रान्सकंडक्टन्स रेशो)*(पुरवठा व्होल्टेज+(शरीराच्या पूर्वाग्रहाशिवाय पीएमओएसचा थ्रेशोल्ड व्होल्टेज)))/(1+sqrt(1/ट्रान्सकंडक्टन्स रेशो))

कमाल इनपुट व्होल्टेज CMOS

जा कमाल इनपुट व्होल्टेज CMOS = (2*कमाल इनपुटसाठी आउटपुट व्होल्टेज+(शरीराच्या पूर्वाग्रहाशिवाय पीएमओएसचा थ्रेशोल्ड व्होल्टेज)-पुरवठा व्होल्टेज+ट्रान्सकंडक्टन्स रेशो*शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज)/(1+ट्रान्सकंडक्टन्स रेशो)

सिमेट्रिक CMOS साठी कमाल इनपुट व्होल्टेज

जा कमाल इनपुट व्होल्टेज सममितीय CMOS = (3*पुरवठा व्होल्टेज+2*शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज)/8

उच्च सिग्नल CMOS साठी आवाज मार्जिन

जा उच्च सिग्नलसाठी आवाज मार्जिन = कमाल आउटपुट व्होल्टेज-किमान इनपुट व्होल्टेज

अजून पहा >>